• ETRI Journal
• /
• 제27권5호
• /
• pp.539-544
• /
• 2005

An analog CMOS vision chip for edge detection with power consumption below 20mW was designed by adopting electronic switches. An electronic switch separates the edge detection circuit into two parts; one is a logarithmic compression photocircuit, the other is a signal processing circuit for edge detection. The electronic switch controls the connection between the two circuits. When the electronic switch is OFF, it can intercept the current flow through the signal processing circuit and restrict the magnitude of the current flow below several hundred nA. The estimated power consumption of the chip, with $128{\times}128$ pixels, was below 20mW. The vision chip was designed using $0.25{\mu}m$ 1-poly 5-metal standard full custom CMOS process technology.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.49-55
• /
• 2013

초음파 의료 영상 응용 분야를 위한 고전압 고집적 아날로그 front-end 집적회로를 0.18-${\mu}m$ 표준 CMOS 반도체 공정을 이용하여 구현하였다. 제안 된 아날로그 front-end 집적회로는 2.6 MHz에서 15 Vp-p 전압까지 동작하는 트랜지스터 stacking구조를 이용한 고전압 펄서와, 저전압에서 동작하는 저잡음 transimpedance 증폭기, 그리고 송신부와 수신부의 분리를 위한 고전압 차단 스위치로 구성되어 있다. 설계 된 집적회로는 $0.15mm^2$ 이하의 작은 면적을 사용함으로써 휴대용 영상 시스템을 포함한 다중 어레이 초음파 의료 영상 시스템에 적용이 가능하다.

• ETRI Journal
• /
• 제41권4호
• /
• pp.536-548
• /
• 2019

In this study, an electronically steerable parasitic array radiator (ESPAR) antenna via analog radio frequency (RF) switches for a single RF chain MIMO system is presented. The proposed antenna elements are spaced at ${\lambda}/64$, and the antenna size is miniaturized via a dielectric radome. The optimum reactance load value is calculated via the beamforming load search algorithm. A switch simplifies the design and implementation of the reactance loads and does not require additional complex antenna matching circuits. The measured impedance bandwidth of the proposed ESPAR antenna is 1,500 MHz (1.75 GHz-3.25 GHz). The proposed antenna exhibits a beam pattern that is reconfigurable at 2.48 GHz due to changes in the reactance value, and the measured peak antenna gain is 4.8 dBi. The reception performance is measured by using a $4{\times}4$ BPSK signal. The measured average SNR is 17 dB when using the proposed ESPAR antenna as a transmitter, and the average SNR is 16.7 dB when using a four-conventional monopole antenna.

• 융합정보논문지
• /
• 제9권9호
• /
• pp.38-43
• /
• 2019

본 논문에서는 IoT 기기에 내장되는 마이크로컨트롤러의 1개 아날로그 포트를 이용해 1개의 아날로그 입력과 2개의 디지털 스위치 입력을 각각 입력받을 수 있는 방법을 제시하였다. 제시한 방법은 아날로그 입력포트의 입력전압 범위 중 상한선과 하한선을 정해 이 구간은 아날로그 입력 전압을 입력받고, 디지털 스위치들은 각각 상한선과 하한선의 경계를 초과하도록 구성하였다. 제시한 방법의 성능을 입증하기 위해 마이크로컨트롤러를 이용해 회로를 구성하고 실험하였으며, 그 결과 3종류의 입력들이 모두 1개의 아날로그 포트를 이용해 각각 감지할 수 있으므로 본래 필요했던 3개의 입력포트가 1개의 입력포트로, 즉 33%로 줄어드는 효과가 나타남을 확인하였다.

• 전력전자학회논문지
• /
• 제17권5호
• /
• pp.416-422
• /
• 2012

This paper proposes a low power-loss current measurement using a resistor and bypass switch. Conventional current sensing method using a resistor has a disadvantage of power loss which degrades the efficiency of the entire systems. On the other hand, proposed measurement technique operating with bypass-switch connected in parallel with sensing resistor can reduce power loss significantly the current sensor. The propose measurement works for discrete-time sampling of current sensing. Even while the analog-digital conversion does not occur at the controller, the sensing voltage across the sensor still causes ohmic conduction loss without information delivery. Hence, the bypass switch bypasses the sensing current with a small amount of power loss. In this paper, a 90[W] prototype hardware has been implemented for photovoltaic MPPT experimental verification of the proposed low power-loss current measurement technique. From the results, it can be seen that PV power observation is successfully done with the proposed method.

• ETRI Journal
• /
• 제35권5호
• /
• pp.819-826
• /
• 2013

A class-D audio amplifier for a digital hearing aid is described. The class-D amplifier operates with a pulse-code modulated (PCM) digital input and consists of an interpolation filter, a digital sigma-delta modulator (SDM), and an analog SDM, along with an H-bridge power switch. The noise of the power switch is suppressed by feeding it back to the input of the analog SDM. The interpolation filter removes the unwanted image tones of the PCM input, improving the linearity and power efficiency. The class-D amplifier is implemented in a 0.13-${\mu}m$ CMOS process. The maximum output power delivered to the receiver (speaker) is 1.19 mW. The measured total harmonic distortion plus noise is 0.015%, and the dynamic range is 86.0 dB. The class-D amplifier consumes 304 ${\mu}W$ from a 1.2-V power supply.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.211-216
• /
• 2003

This work describes a 3 V 12b 100 MS/s CMOS digital-to-analog converter (DAC) for high-speed communication system applications. The proposed DAC is composed of a unit current-cell matrix for 8 MSBs and a binary-weighted array for 4 LSBs, trading-off linearity, power consumption, chip area, and glitch energy with this process. The low-glitch switch driving circuits are employed to improve linearity and dynamic performance. Current sources of the DAC are laid out separately from the current-cell switch matrix core block to reduce transient noise coupling. The prototype DAC is implemented in a 0.35 um n-well single-poly quad-metal CMOS technology and the measured DNL and INL are within ${\pm}0.75$ LSB and ${\pm}1.73$ LSB at 12b, respectively. The spurious-free dynamic range (SFDR) is 64 dB at 100 MS/s with a 10 MHz input sinewave. The DAC dissipates 91 mW at 3 V and occupies the active die area of $2.2{\;}mm{\;}{\times}{\;}2.0{\;}mm$

• ETRI Journal
• /
• 제30권4호
• /
• pp.526-534
• /
• 2008

This paper presents a fully integrated 0.13 ${\mu}m$ CMOS MB-OFDM UWB transmitter chain (mode 1). The proposed transmitter consists of a low-pass filter, a variable gain amplifier, a voltage-to-current converter, an I/Q up-mixer, a differential-to-single-ended converter, a driver amplifier, and a transmit/receive (T/R) switch. The proposed T/R switch shows an insertion loss of less than 1.5 dB and a Tx/Rx port isolation of more than 27 dB over a 3 GHz to 5 GHz frequency range. All RF/analog circuits have been designed to achieve high linearity and wide bandwidth. The proposed transmitter is implemented using IBM 0.13 ${\mu}m$ CMOS technology. The fabricated transmitter shows a -3 dB bandwidth of 550 MHz at each sub-band center frequency with gain flatness less than 1.5 dB. It also shows a power gain of 0.5 dB, a maximum output power level of 0 dBm, and output IP3 of +9.3 dBm. It consumes a total of 54 mA from a 1.5 V supply.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.66-71
• /
• 2014

본 논문에서는 초음파 의료 영상 시스템을 위한 아날로그 front-end 집적회로를 $0.18-{\mu}m$ 표준 CMOS 반도체 공정을 이용하여 설계하였다. 제안 된 front-end 회로는 2.6 MHz에서 15-V 고전압 펄스 신호를 생성하는 송신부와 고전압 차단 스위치 및 저전력 저잡음 증폭기에 해당하는 수신부를 모두 포함하고 있으며, 동작 모드에 따라서 송신부의 출력 드라이버를 수신단의 스위치 회로로 재구성이 가능하도록 설계를 하여 기존 front-end 회로와 비교하였을 때 한 채널 당 70% 이상의 칩 면적을 줄일 수 있다. 설계 된 단일 채널 front-end회로는 $0.045mm^2$ 이하의 작은 칩 면적을 차지함으로써 다중 어레이 방식의 초음파 의료 영상 시스템에 적용 시 작은 면적으로 구현이 가능하다.

• 디지털융복합연구
• /
• 제11권6호
• /
• pp.1-9
• /
• 2013

2012년 12월 31일 디지털 전환 종료 이후에도 아날로그 대역에 고스란히 남아 있는 아날로그 케이블 가입자의 디지털 전환에 차질이 빚어지고 있다. 디지털 전환을 위해서는 디지털 TV를 보유하거나 DtoA 컨버터를 설치하면 되지만 이는 지상파 방송 직접 수신 가구에만 해당되는 것으로서 디지털 전환 이후에도 지속적으로 유료채널을 시청하고자 하는 아날로그 케이블 가입자와 저소득 가구의 시청에는 제한이 초래될 것으로 우려되고 있다 더욱이 전체 유료방송 가입자의 절반에 해당하는 케이블 가입자의 디지털 전환이 이루어지지 않고서는 진정한 의미의 디지털 전환이라고 판단하기 어렵기 때문에 정부도 이에 대해 비로소 심각한 고려의 대상으로 인지하고 있는 중이다. 본 연구는 디지털 전환을 맞아 본격적인 디지털 TV 시청의 사각지대에 놓이게 된 아날로그 케이블의 문제점과 원인, 그리고 해결방안을 모색하고자 했다. 연구결과 현재의 디지털 전환의 위기 원인은 보편적 서비스라고 할 수 있는 디지털 지상파 신호를 직접 수신받을 수 있는 가구 수가 제한되어 있다는 점과 이를 보완할 수 있는 유료방송의 디지털 전환시장이 구조적으로 미성숙하고 상호약탈적인 경쟁시장을 형성한다는 점에서 장기적으로 디지털 전환에 부정적인 영향을 미치는 것으로 나타났다. 이와 같은 문제로 인해 아날로그 케이블 가입가구에 대한 디지털전환 보조금 지원이나 저소득층 가구의 자유로운 디지털 플랫폼 선택권 강화, 클리어 쾀이나 8VSB 신호의 재전송과 같은 정책적 대안이 적극 마련되어야 할 것으로 판단된다.