• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.378-380
• /
• 2006

A high speed Analog parallel processing-based Viterbi decoder with a circularly connected 2D analog processing cell array is proposed. It has a 2D parallel processing structure in which an analog processing cell is placed at each node of trellis diagram is connected circulary so that infinitively expanding trellis diagram is realized with the fixed size of circuits. The proposed Viterbi decoder has advantages in that it is operated with better performance of error corrections, has a shorter latency and requires no path memories. In this parer, the performance of error correction as a reference position with the Analog parallel processing-based Viterbi decoder is testd via the software simulation

• 대한임베디드공학회논문지
• /
• 제14권1호
• /
• pp.33-41
• /
• 2019

We propose an embedded solution to design a high-speed and high-accuracy 16bit analog-digital signal processing interface for the control systems using various external analog signals. Choosing TMS320F28377D micro controller unit (MCU) featuring high-performance processing in the 32-bit floating point operation, low power consumption, and various I/O device supports, we design and build the proposed system that supports both 16-bit analog-digital converter (ADC) interface and high precision digital-analog converter (DAC) interface. The ADC receives voltage-level differential signals from fully differential amplifiers, and the DAC communicates with MCU through 50 MHz bandwidth high-fast serial peripheral interface (SPI). We port the boot loader and device drivers to the implemented board, and construct the firmware development environment for the application programming. The performance of the entire implemented system is demonstrated by analog-digital signal processing tests, and is verified by comparing the test results with those of existing similar systems.

• Nuclear Engineering and Technology
• /
• 제54권6호
• /
• pp.2037-2047
• /
• 2022

The contribution of degraded human performance (e.g., human errors) is significant for the safety of diverse social-technical systems. Therefore, it is crucial to understand when and why the performance of human operators could be degraded. In this study, the occurrence probability of human errors was empirically estimated based on the complexity of proceduralized tasks. To this end, Logistic regression analysis was conducted to correlate TACOM (Task Complexity) scores with human errors collected from the full-scope training simulator of nuclear power plants equipped with analog devices (analog environment). As a result, it was observed that the occurrence probability of both errors of commission and errors of omission can be soundly estimated by TACOM scores. Since the effect of diverse performance influencing factors on the occurrence probabilities of human errors could be soundly distinguished by TACOM scores, it is also expected that TACOM scores can be used as a tool to explain when and why the performance of human operators starts to be degraded.

• 한국항행학회논문지
• /
• 제18권3호
• /
• pp.229-235
• /
• 2014

본 논문은 고효율 고선형 특성을 얻기 위하여 신테라사가 제공한 디지털로 제어되는 아날로그 전치왜곡 칩을 이용한 도허티 전력증폭기를 설계하였다. 여기서 사용된 아날로그 전치왜곡기는 입력과 출력신호를 비교하여 출력의 혼변조 신호 특성을 개선하기 위하여 입력 신호의 크기와 위상을 조절함으로서 선형성을 개선시켰다. 또한, 도허티 전력증폭기를 설계하여 이용함으로써 고효율의 특성을 얻었다. 제작된 전력증폭기는 중심주파수 2150 MHz에서 평형증폭기와 비교하여 11% 이상의 효율 개선 효과와 출력 전력 100W 이하에서 인접채널 전력을 15 dB 이상 개선시켰다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1003-1006
• /
• 2003

본 논문에서는 sub-micron 소자에서 SCE(Short Channel Effect) 억제를 위한 Halo 와 SSR(Super Steep Retrograde Well) 적용에 따른 analog 특성의 열화를 석하고 이를 개선하기 위해 Twist 이온주입과 In, Sb Halo 를 채택하였다. Analog 특성은 CMOS 의 amplifier 과 Comparator 로의 사용을 고려해 Drain Rout과 Early voltage를 이용해 나타내었으며 Digital 성능을 함께 고려하였다. 실험결과 NMOS 의 경우 45 twist Halo 조건에서, PMOS의 경우 As보다 Sb를 Halo 로 적용하는 경우 더 우수한 analog 특성을 나타내었다.

• 한국통신학회논문지
• /
• 제40권3호
• /
• pp.459-468
• /
• 2015

본 논문에서는 하나의 AP가 다수의 사용자를 지원하는 상향링크 다중사용자 하이브리드 빔포밍 시스템을 고려한다. 상향링크 다중사용자 하이브리드 빔포밍 시스템의 성능은 채널에 아날로그 빔이 결합된 형태의 유효 채널에 의해서 결정된다. 따라서 시스템의 성능을 최대화하기 위해서는 채널의 정보를 획득하고 획득된 채널 정보를 이용해서 아날로그 빔을 적절히 선택해야 한다. 본 논문에서는 상향링크 다중사용자 하이브리드 빔포밍 시스템에 적합한 채널 추정 방법과 저복잡도 아날로그 빔 선택 알고리즘을 제안한다. 또한 수학적으로 계산 복잡도 분석을 통해서 제안하는 저복잡도 아날로그 빔 선택 알고리즘이 최적의 아날로그 빔 선택 알고리즘에 비해서 복잡도가 훨씬 작은 것을 보여준다. 모의 실험 결과를 통하여 동일한 조건 하에서 제안된 저복잡도 아날로그 빔 선택 알고리즘이 최적의 아날로그 빔 선택 알고리즘에 비해 줄어든 계산 복잡도에 비하여 성능 면에서 열화가 거의 없는 것을 확인한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.66-74
• /
• 2012

In this paper, the impact of segregation layer density ($N_{DSL}$) and length ($L_{DSL}$) on scalability and analog/RF performance of dopant-segregated Schottky barrier (DSSB) SOI MOSFET has been investigated in sub-30 nm regime. It has been found that, although by increasing the $N_{DSL}$ the increased off-state leakage, short-channel effects and the parasitic capacitances limits the scalability, the reduced Schottky barrier width at source-to-channel interface improves the analog/RF figures of merit of this device. Moreover, although by reducing the $L_{DSL}$ the increased voltage drop across the underlap length reduces the drive current, the increased effective channel length improves the scalability of this device. Further, the gain-bandwidth product in a common-source amplifier based on optimized DSSB SOI MOSFET has improved by ~40% over an amplifier based on raised source/drain ultrathin-body SOI MOSFET. Thus, optimizing $N_{DSL}$ and $L_{DSL}$ of DSSB SOI MOSFET makes it a suitable candidate for future nanoscale analog/RF circuits.

• 한국통신학회논문지
• /
• 제35권1C호
• /
• pp.77-86
• /
• 2010

본 논문에서는 간단한 형태의 적분기와 1-비트 ADC (Analog-to-Digital Converter)로 구성된 AFE (Analog Front End)를 사용하는 Noncoherent IR-UWB (Impulse Radio-Ultra Wide Band) 레인징 (Ranging) 시스템을 제시하고, 레인징 성능에 영향을 주는 AFE 특성에 대해 정의한다. 이 레인징 시스템에서 적분기는 단순히 수신된 신호의 에너지만을 축적하며, 다중 비트 ADC를 필요로 하는 Coherent IR-UWB 시스템과는 달리 1-비트 ADC를 사용하게 되므로, 시스템 구현 측면에서 현실적이고 매우 용이하다고 할 수 있다. 반면, Noncoherent 방식의 특성상 수신 신호를 단순히 제곱하여 적분하게 되므로, 잡음과 다중경로 페이딩 등의 채널 특성에 따라 레인징 정밀도는 큰 영향을 받게 된다. 그러나 이러한 현실적인 중요성에도 불구하고, 현재까지의 IR-UWB 레인징 시스템 연구에서는 AFE 특성 변화에 따른 성능 분석에 관한 결과는 거의 제시되지 않고 있다. 이에, 본 논문에서는 Noncoherent IR-UWB 레인징 시스템을 사용하는 경우 다양한 무선 채널 환경에서 AFE 특성 변화에 따른 레인징 성능을 분석한다. 또한 이를 통해 실제 UWB 하드웨어를 설계할 경우 규격 설정에 고려해야 할 파라미터들을 제시한다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1028-1033
• /
• 2020

기존의 동일대역 간섭저감 방법은 무선기기 사이에 물리적인 이격거리를 지정하는 것으로 이격거리를 통해서 간섭을 억제한다. 만약 무선기기에서 동일대역 간섭을 저감할 수 있다면 물리적인 이격거리에 마진을 줄 수 있고, 수신기의 동작영역을 확장시키는 효과가 있으므로 간섭 대응 및 개선에 활용도가 크다. 본 논문에서는 동일대역 아날로그 간섭저감기의 구조를 제안하였고, 제안한 아날로그 간섭저감기의 설계와 구현에 대해서 기술하였다. 아날로그 간섭저감기를 설계하기 위해서 아날로그 간섭저감기의 성능에 영향을 미치는 지연(delay) 불일치, 위상오차 그리고 지연선로의 수에 따른 간섭저감 성능을 시뮬레이션 하였다. 16개의 지연선로로 구성된 아날로그 간섭저감기를 제작하였으며, 구현한 간섭저감기는 3.32㎓의 중심주파수에서 40MHz 대역폭을 갖는 5G(NR-FR1-TM-1.1) 신호에 대해서 약 10dB의 간섭저감 성능을 갖는다. 본 논문에서 제안한 아날로그 간섭저감기는 동일대역 간섭저감기로 활용가능하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.149-152
• /
• 2002

The performance of a 1-bit DAC depends on that of the analog circuits. The mixed SC-CT (switched capacitor-continuous time) architecture is an effective design methodology for the analog circuits. This paper Proposes a new buffer scheme for the 1-bit digital-to-analog subconverter and a new SF-DSC(smoothing filter and differential-to-sig le converter) which performs both the smoothing filter and the differential-to-single convertor simultaneously.