• Journal of information and communication convergence engineering
• /
• 제6권1호
• /
• pp.43-46
• /
• 2008

This paper proposes an advanced test circuit for detecting the connectivity between a drum ring of laser printer and PCB. The detection circuit of charge sharing is proposed, which minimizes the influences of internal parasitic capacitances. The test circuit is composed of precharge circuit, analog comparator, level shifter. Its functional operation is verified using $0.6{\mu}m$ 3.3V/40V CMOS process parameter by HSPICE. Access time is100ns. Layout of the drum contact test circuit is $465{\mu}m\;{\times}\;117{\mu}m$.

• Composites Research
• /
• 제23권2호
• /
• pp.17-23
• /
• 2010

스텔스 기술은 적진에서 항공기나 함정의 생존 가능성을 향상시키고 임무 수행 능력을 향상 시킬 수 있다. 본 논문의 목적은 섬유강화 복합재료를 이용하여 하중지지가 가능한 곡면부 형상을 갖는 저피탐지 구조를 제안하고 군사적 활용을 위한 전방위 스텔스 플랫폼의 개발 가능성을 보여주는 것이다. 본 연구에서는 곡면을 갖는 물체의 레이더 반사면적을 줄이기 위해서 기존의 circuit analog 흡수체에 기반을 둔 전자파 흡수구조를 개발하였다. 먼저 상용 3차원 전자기장 해석 프로그램을 이용하여 사각 주기격자 패턴의 전도성 고분자 층을 갖는 전자파 흡수구조를 설계하고 성능을 해석하였다. 다음으로 섬유강화 복합재료와 전도성 고분자 재료를 이용하여 설계된 반원통형 전자파 흡수구조를 제작하였다. 저항성 시트로 작용하는 주기격자 패턴층을 제작하기 위해서 PEDOT를 기반으로 하여 폴리우레탄을 바인더로 갖는 전도성 고분자 페이스트를 사용하였다. 마지막으로 제작된 RAS의 전자파 흡수 성능을 평가하기 위해 POSTECH의 compact range 장비를 이용하여 레이더 반사면적을 측정하였다.

• Composites Research
• /
• 제36권2호
• /
• pp.92-100
• /
• 2023

본 논문에서는 유리섬유 직물 강화 복합재 소재위에 Cross-Dipole 패턴이 배치된 정형적 Circuit Analog(CA) 전파 흡수 구조 설계를 위한 머신러닝 및 딥러닝 모델을 제시하였다. 제시된 모델은 Cross-Dipole 패턴의 형상에 따라서 Ku-band (12-18 GHz)에서의 전파흡수성능을 3차원 전자파 수치해석 없이 바로 계산할 수 있다. 이를 위하여 다양한 머신러닝 및 딥러닝 기술을 적용한 최적 학습 모델을 도출하고, 학습 모델이 계산한 결과를 3차원 전자파 수치해석결과로 얻은 전파흡수특성과 비교함으로써 각각의 모델 간의 성능의 비교우위를 평가하였다. 개발된 모델들은 대부분 수치해석결과와 유사한 계산결과를 보여주었지만, 그 중 Fully-Connected 모델이 가장 유사한 계산결과를 제공할 수 있음을 확인하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.719-726
• /
• 2020

능동형 유기 발광 다이오드의 픽셀 노화를 보상하기 위한 문턱 전압 감지 회로가 제안된다. 제안된 문턱 전압 감지 회로는 샘플-홀드 회로와 10비트의 해상도를 가지는 단일 입력 축차 근사형 아날로그-디지털 변환기로 구성된다. 각 샘플-홀드 회로의 스케일 다운 변환기와 단일-차동 변환기를 가지는 가변 이득 증폭기를 제거하기 위해 단일 입력 축차 근사형 아날로그-디지털 변환기를 위한 중간 기준 전압 보정과 입력 범위 보정이 수행된다. 제안된 문턱 전압 감지 회로는 1.8V 공급 전압의 180nm CMOS 공정을 사용하여 설계된다. 단일 입력 축차 근사형 아날로그-디지털 변환기로의 유효 비트와 전력 소모는 각각 9.425비트와 2.83mW이다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.55-60
• /
• 2011

그동안 신경망칩의 설계에는 주로 아날로그 Maximum Selector (MS) 회로를 사용하였다. 그러나 집적도가 높아질수록 아날로그 MS회로는 신호의 해상도(Resolution)을 높이는데 어려움이 있다. 반면 디지털 MS 회로는 높은 해상도를 얻기는 쉬우나 속도가 느린 단점이 있었다. 본 논문에서는 신경망칩의 디지털화에 사용하기 위한 MSIT(Maximum Selector with Internal Trigger-Signal) 라는 고속의 디지털 MS회로를 개발하였다. MSIT는 제어신호 발생기를 내장하여 안정적인 동작을 확보하고, 불필요한 대기시간을 없애도록 이를 최적화 함으로써 높은 속도를 얻을 수 있다. 1.2V-$0.13{\mu}m$ 프로세스의 모델파라메터를 사용하여 32 개의 10 비트 데이터에 대하여 시뮬레이션을 수행한 결과 3.4ns의 응답시간을 얻을 수 있었다. 이는 동급의 해상도를 갖는 아날로그 MS회로 보다 훨씬 빠른 속도로써, MSIT와 같은 디지털 MS 회로가 아날로그 MS회로에 비하여 높은 해상도와 빠른 속도를 구현할 수 있음을 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.301-304
• /
• 2001

The analog multiplier is very useful building block in many circuits such as filter, frequency-shifter, and modulators. In recent year, The main design issue of circuit designer is low-voltage/low-power system design, because of all systems are recommended very integrated system and portable system In this paper, the proposed the four-quadrant analog multiplier is using the bulk-driven techniques. The bulk-driven technique is very useful technique in low-voltage system, compare with gate-driven technique. therefore the proposed analog multiplier is operated in 1V supply voltage. And the proposed analog multiplier is low power dissipation compare with the others. therefor the proposed analog multiplier is convenient in low-voltage/low-power in system.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2004년도 전력전자학술대회 논문집(2)
• /
• pp.660-664
• /
• 2004

The indirect rotor position detection method using terminal voltage of brushless DC motor (BLDCM) requires simple control circuit, and has wide speed range of sensorless operation. However, because the substantial phase difference exists between real back emf and terminal voltage, the existing indirect detection method using analog filter which is affected by frequency, speed, and load sensitively cannot be synchronized with current, in the end, it advances or delays. This paper presents new analog filter circuit design for rotor position estimation in order to solve the problem, and proposes novel sensorless operation method which is stable even in high speed range and not influenced by parameters with analysis on phase difference by load and speed. Moreover, the appropriateness of the proposed sensorless drive in this paper is verified and analyzed by experimentation.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.1287-1290
• /
• 2006

A high speed analog buffer using polycrystalline silicon (poly-Si) thin film transistors (TFT) is proposed for 2.2-inch quarter video graphic adapter (qVGA) TFT-LCD panel. Simulation results show that the settling time of the proposed circuit is $10{\mu}sec$ in 2.2-inch qVGA and the power consumption of proposed analog buffer is $25{\mu}W$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.289-289
• /
• 2010

Translation Characteristics of Digital Decoder utilizing the analog parallel processing circuit technology is designed. The fast parallel viterbi decoder system acted by a replacement of the conventional digital viterbi Decoder has good propagation. we are applied proposed analog viterbi decoder to decode PR signal for DVD and analyze the specific circuit and signal characteristics.

• Journal of information and communication convergence engineering
• /
• 제14권4호
• /
• pp.268-271
• /
• 2016

An efficient inductive switching noise suppression technique for mixed-signal integrated circuits (ICs) using standard CMOS digital technology is proposed. The proposed design technique uses a parallel RC circuit, which provides a damping path for the switching noise. The proposed design technique is used for designing a mixed-signal circuit composed of a ring oscillator, a digital output buffer, and an analog noise sensor node for $0.13-{\mu}m$ CMOS digital IC technology. Simulation results show a 47% reduction in the on-chip inductive switching noise coupling from the noisy digital to the analog blocks in the same substrate without an additional propagation delay. The increased power consumption due to the damping resistor is only 67% of that of the conventional source damping technique. This design can be widely used for any kind of analog and high frequency digital mixed-signal circuits in CMOS technology