• 제목/요약/키워드: Analog Device

검색결과 315건 처리시간 0.02초

표준규격 교통신호제어기에서 TCP/IP 통신프로토콜 제정방안 연구 (A Study on Developing the TCP/IP Application Communication Protocol for the Standard Traffic Signal Controller)

  • 한원섭;현철승;이호원;주두환;이철기
    • 한국ITS학회 논문지
    • /
    • 제8권5호
    • /
    • pp.71-84
    • /
    • 2009
  • 교통신호제어기의 표준규격에서 센터시스템과 지역제어기 간 통신방식은 전용선을 기준으로 한 모뎀방식의 시리얼통신으로 규정되어 있어, 지방도시에서 구축 운영되는 TCP/IP의 ITS 통신망에 내에 교통신호제어시스템에 대한 통신규격을 수용하지 못하고 있는 실정이다. 또, ITS 부문에서 데이터 교환을 위한 국내외 표준으로 이더넷 통신망을 기반으로 한DATEX-ASN 데이터 교환기술이 채택되고 있다. 따라서 본 연구는 교통신호제어시스템이 ITS 통신망 내에 구성이 가능하도록, TCP/IP 프로토콜을 기반으로 한 교통신호제어기 통신규격(안)을 개발을 목적으로 한다. 제어, 상태정보와 데이터 베이스 정보 등 표준규격 교통신호제어기의 23개 통신항목에 대한 통신규격(안)이 DATEX-ASN 통신처리 절차 및 구조 (KS ISO X 14827 Part1, 2, ISO/ DIS 15784 Part-3)를 적용하여 개발하였다. 실험을 위하여 통신항복별로 응용프로그램을 개발하였으며, 실험결과 통신항목 모두 인코딩 및 디코딩처리가 가능하였다.

  • PDF

PMIC용 Zero Layer FTP Memory IP 설계 (Design of Zero-Layer FTP Memory IP)

  • 하윤규;김홍주;하판봉;김영희
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권6호
    • /
    • pp.742-750
    • /
    • 2018
  • 본 논문에서는 $0.13{\mu}m$ BCD 공정 기반에서 5V MOS 소자만 사용하여 zero layer FTP 셀이 가능하도록 하기 위해 tunnel oxide 두께를 기존의 $82{\AA}$에서 5V MOS 소자의 gate oxide 두께인 $125{\AA}$을 그대로 사용하였고, 기존의 DNW은 BCD 공정에서 default로 사용하는 HDNW layer를 사용하였다. 그래서 제안된 zero layer FTP 셀은 tunnel oxide와 DNW 마스크의 추가가 필요 없도록 하였다. 그리고 메모리 IP 설계 관점에서는 designer memory 영역과 user memory 영역으로 나누는 dual memory 구조 대신 PMIC 칩의 아날로그 회로의 트리밍에만 사용하는 single memory 구조를 사용하였다. 또한 BGR(Bandgap Reference Voltage) 발생회로의 start-up 회로는 1.8V~5.5V의 전압 영역에서 동작하도록 설계하였다. 한편 64비트 FTP 메모리 IP가 power-on 되면 internal reset 신호에 의해 initial read data를 00H를 유지하도록 설계하였다. $0.13{\mu}m$ Magnachip 반도체 BCD 공정을 이용하여 설계된 64비트 FTP IP의 레이아웃 사이즈는 $485.21{\mu}m{\times}440.665{\mu}m$($=0.214mm^2$)이다.

DMB 응용을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (A 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS ADC for Digital Multimedia Broadcasting applications)

  • 조영재;김용우;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.37-47
    • /
    • 2006
  • 본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

마이크로 전자 기계 시스템 응용을 위한 12비트 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 A/D 변환기 (A 12b 200KHz 0.52mA $0.47mm^2$ Algorithmic A/D Converter for MEMS Applications)

  • 김영주;채희성;구용서;임신일;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.48-57
    • /
    • 2006
  • 본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

빅데이터와 AI를 활용한 의료영상 정보 시스템 발전 방향에 대한 연구 (A Study on the Development Direction of Medical Image Information System Using Big Data and AI)

  • 유세종;한성수;전미향;한만석
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제11권9호
    • /
    • pp.317-322
    • /
    • 2022
  • 정보기술의 급격한 발달은 의료 환경에서도 많은 변화를 가져오고 있다. 특히 빅데이터와 인공지능(AI)을 활용한 의료영상 정보 시스템의 빠른 변화를 견인하고 있다. 전자의무기록(EMR)과 의료영상저장전송시스템(PACS)으로 구성된 처방전달시스템(OCS)은 의료 환경을 아날로그에서 디지털로 빠르게 바꾸어 놓았다. PACS는 여러 솔루션과 결합하여 호환, 보안, 효율성, 자동화 등 새로운 발전 방향을 보여주고 있다. 그 중, 영상의 질적 개선을 할 수 있는 빅데이터를 활용한 인공지능(AI)과의 결합이 활발히 진행되고 있다. 특히 딥러닝 기술을 활용하여 의료 영상 판독을 보조할 수 있는 시스템인 AI PACS가 대학과 산업체의 협력으로 개발되어 병원에서 활용되고 있다. 이처럼 의료 환경에서 의료영상 정보 시스템의 빠른 변화에 맞추어 의료시장의 구조적인 변화와 이에 대처할 수 있는 의료정책의 변화도 필요하다. 한편, 의료영상정보는 디지털 의료영상 전송 장치에서 생성되는 DICOM 방식을 기본으로 하고, 생성하는 방법의 차이에 따라 Volume 영상, 단면 영상인 2차원적 영상으로 구분된다. 또한, 최근 많은 의료기관에서는 스마트 병원 서비스를 내세우며 차세대 통합 의료정보시스템의 도입을 서두르고 있다. 차세대 통합 의료정보시스템은 EMR을 바탕으로 전자동의서, AI와 빅데이터를 활용한 정밀의료, 외부기관 등을 통합한 솔루션으로 구축하며, 이를 바탕으로 환자 정보 DB 구축과 데이터의 표준화를 통한 의료 빅데이터 기반의 의학 연구를 목적으로 한다. 우리나라의 의료영상 정보 시스템은 앞선 IT 기술력과 정부의 정책에 힘입어 세계적인 수준에 있으며, 특히 PACS 관련 프로그램은 의료 영상정보 기술에서 세계로 수출을 하고 있는 한 분야이다. 본 연구에서는 빅데이터를 활용한 의료영상 정보 시스템의 분석과 함께 의료영상 정보 시스템이 국내에 도입되게 된 역사적 배경을 바탕으로 현재의 흐름을 파악하고 나아가 미래의 발전 방향을 예측하였다. 향후, 20여 년 동안 축적된 DICOM 빅데이터를 기반으로 AI, 딥러닝 알고리즘을 활용하여 영상 판독률을 높일 수 있는 연구를 진행하고자 한다.