• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.38-44
• /
• 2007

본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.993-994
• /
• 2008

Electrochromic (EC) devices are capable of reversibly changing their optical properties upon charge injection and extraction induced by the external voltage. The characteristics of the EC device, such as low power consumption, high coloration efficiency, and memory effects under open circuit status, make them suitable for use in a variety of applications including smart windows and electronic papers. Coloration due to reduction or oxidation of redox chromophores can be used for EC devices (e-paper), but the switching time is slow (second level). Recently, with increasing demand for the low cost, lightweight flat panel display with paper-like readability (electronic paper), an EC display technology based on dye-modified $TiO_2$ nanoparticle electrode was developed. A well known organic dye molecule, viologen, was adsorbed on the surface of a mesoporous $TiO_2$ nanoparticle film to form the EC electrode. On the other hand, ZnO is a wide bandgap II-VI semiconductor which has been applied in many fields such as UV lasers, field effect transistors and transparent conductors. The bandgap of the bulk ZnO is about 3.37 eV, which is close to that of the $TiO_2$ (3.4 eV). As a traditional transparent conductor, ZnO has excellent electron transport properties, even in ZnO nanoparticle films. In the past few years, one-dimension (1D) nanostructures of ZnO have attracted extensive research interest. In particular, 1D ZnO nanowires renders much better electron transportation capability by providing a direct conduction path for electron transport and greatly reducing the number of grain boundaries. These unique advantages make ZnO nanowires a promising matrix electrode for EC dye molecule loading. ZnO nanowires grow vertically from the substrate and form a dense array (Fig. 1). The ZnO nanowires show regular hexagonal cross section and the average diameter of the ZnO nanowires is about 100 nm. The cross-section image of the ZnO nanowires array (Fig. 1) indicates that the length of the ZnO nanowires is about $6\;{\mu}m$. From one on/off cycle of the ZnO EC cell (Fig. 2). We can see that, the switching time of a ZnO nanowire electrode EC cell with an active area of $1\;{\times}\;1\;cm^2$ is 170 ms and 142 ms for coloration and bleaching, respectively. The coloration and bleaching time is faster compared to the $TiO_2$ mesoporous EC devices with both coloration and bleaching time of about 250 ms for a device with an active area of $2.5\;cm^2$. With further optimization, it is possible that the response time can reach ten(s) of millisecond, i.e. capable of displaying video. Fig. 3 shows a prototype with two different transmittance states. It can be seen that good contrast was obtained. The retention was at least a few hours for these prototypes. Being an oxide, ZnO is oxidation resistant, i.e. it is more durable for field emission cathode. ZnO nanotetropods were also applied to realize the first prototype triode field emission device, making use of scattered surface-conduction electrons for field emission (Fig. 4). The device has a high efficiency (field emitted electron to total electron ratio) of about 60%. With this high efficiency, we were able to fabricate some prototype displays (Fig. 5 showing some alphanumerical symbols). ZnO tetrapods have four legs, which guarantees that there is one leg always pointing upward, even using screen printing method to fabricate the cathode.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.

• Composites Research
• /
• 제13권5호
• /
• pp.50-59
• /
• 2000

본 논문에서는 복합재료 패널 플러터를 억제할 수 있는 두 가지 방법에 대해서 연구하였다. 첫번째, 능동제어 방법에서는 선형 제어 이론을 바탕으로 제어기를 설계하였으며 제어입력이 작동기에 가해진다. 여기서 작동기로는 PZT를 사용하였다. 두 번째, 인덕터와 저항으로 구성되어진 션트회로를 사용하여 시스템의 감쇠를 증가시킴으로써 패널 플러터를 억제할 수 있는 새로운 방법인 수동감쇠기법에 대한 연구가 수행되었다. 이 수동감쇠기법은 능동적 제어보다 강건(robust)하며 커다란 전원 공급이 필요하지 않고 제어기나 감지 시스템과 같이 복잡한 주변 기기가 필요 없이도 실제 패널 플러터 억제에 쉽게 응용할 수 있는 장점을 가지고 있다. 최대의 작동력/감쇠 효과를 얻기 위해서 유전자 알고리듬을 사용하여 압전 세라믹의 형상과 위치를 결정하였다. 해밀턴 원리를 사용해서 지배 방정식을 유도하였으며, 기하학적 대변형을 고려하기 위해 von-Karman의 비선형 변형률-변위 관계식을 사용하였으며 공기력 이론으로는 준 정상 피스톤 1차 이론을 사용하였다. 4절점 4각형 평판 요소를 이용하여 이산화된 유한 요소 방정식을 유도하였다. 효율적인 플러터 억제를 위해 패널 플러터에 중요한 영향을 미치는 플러터 모드를 이용한 모드축약기법을 사용하였으며, 이를 통해 비선형 연계 모달 방정식이 얻어지게 된다. 능동적 제어 방법과 수동 감쇠 기법에 의해 수행되어진 플러터 억제 결과들을 Newmark 비선형 시분할 적분법을 통해 시간 영역에서 살펴 보았다.

• ETRI Journal
• /
• 제26권3호
• /
• pp.229-240
• /
• 2004

This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2011년도 춘계학술대회 논문집
• /
• pp.1445-1456
• /
• 2011

부산도시철도 추진장치를 종합 제어하는 Chopper Gate Control Unit는 다수의 전자 전기부품, PCB, 전원공급기, 게이트회로증폭기, 프레온가스냉각기, 보호회로 등으로 구성되어 있는 주요장치로서 일본 미씨비시에서 생산된 제품을 사용하고 있다. 최근에는 초퍼장치의 고장 및 시험기 에러가 자주 발생하여 원인분석 결과 Chopper Gate Control Unit內 LPF(Lower Pass Filter)의 장기사용(약25년)으로 인한 노후화와 성능저하가 주요 원인이었음을 밝혀내고 물품구매를 위해 제작사에 문의 하였으나 이미 생산이 중단된 제품으로 별도 주문 제작시에는 고가의 비용이 발생한다. LPF는 몰딩처리가 되어있는 부품으로 수선이 불가하여 자체기술력으로 연구 개발하여 현재 부산도시철도 1호선 전동차에 13set를 적용하여 운영하고 있다. 본 논문에서는 연산 증폭기(OP Amp)와 저항, 콘덴서 등의 조합으로 자체개발한 능동필터인 Active LPF의 특성분석, 회로해석 및 설계, 다기능분석기, 스펙트럼분석기, 오실로스코프 등을 이용한 파형특성과 PS Pice 시뮬레이션 시험결과 등 개발에 관한 연구내용을 다루었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.64.2-64.2
• /
• 2010

In order to improve the overall power conversion efficiency in dye-sensitized solar cells (DSSCs), it is very important to secure the sufficient surface area of photocatalytic nanoparticles layer for absorbing dye molecules. It is because increasing the amount of dye absorbed generally results in increasing the amount of light harvesting. In this work, we proposed a new method for increasing the specific surface area of photocatalytic titanium oxide ($TiO_2$) nanoparticles by using an inorganic templating method. Salt-$TiO_2$ composite nanoparticles were synthesized in this approach by spray pyrolyzing both the titanium butoxide and sodium chloride solution. After aqueous removal of salt from salt-$TiO_2$ composite nanoparticles, mesoporous $TiO_2$ nanoparticles with pore size of 2~50 nm were formed and then the specific surface area of resulting porous $TiO_2$ nanoparticle was measured by Brunauer-Emmett-Teller (BET) method. Generally, commercially available P-25 with the average primary size of ~25 nm $TiO_2$ nanoparticles was used as an active layer for dye-sensitized solarcells, and the specific surface area of P-25 was found to be ~50 $m^2/g$. On the other hand, the specific surface area of mesoporous $TiO_2$ nanoparticles prepared in this approach was found to be ~286 $m^2/g$, which is 5 times higher than that of P-25. The increased specific surface area of $TiO_2$ nanoparticles will absorb relatively more dye molecules, which can increase the short curcuit current (Jsc) in DSSCs. The influence of nanoporous structures of $TiO_2$ on the performance of DSSCs will be discussed in terms of the amount of dye molecules absorbed, the fill factor, the short circuit current, and the power conversion efficiency.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.135-144
• /
• 2003

본 논문에서는 고속 혼성모드 집적회로를 위한 온-칩(on-chip) CMOS 전류 및 전압 레퍼런스 회로를 제안한다. 제안하는 전류 레퍼런스 회로는 기존의 전류 레퍼런스 회로에서 부정확한 전류 값을 조정하기 위해 주로 사용되는 아날로그 보정 기법과는 달리 디지털 영역에서의 보정 기법을 사용한다. 또한, 제안하는 전압 레퍼런스 회로는 고속으로 동작하는 혼성모드 집적회로의 출력단에서 발생할 수 있는 고주파수의 잡음 성분을 최소한으로 줄이기 위해 고주파 신호 성분에 대해 작은 출력 저항을 볼 수 있는 구조의 레퍼런스 전압 구동회로를 사용한다. 이 레퍼런스 전압 구동회로는 전력 소모 및 칩 면적을 최소화하기 위해서 저 전력의 증폭기와 크기가 작은 온-칩 캐패시터를 사용하여 구현하였다. 제안하는 레퍼런스 회로는 0.18 um n-well CMOS 공정으로 설계 및 제작되었으며, 250 um x 200 um의 면적을 차지한다. 칩 제작 및 측정결과, 제안하는 전류 및 전압 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 2.59 %/V와 48 ppm/℃의 변화율을 보인다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 한국ITS학회 논문지
• /
• 제3권1호
• /
• pp.13-19
• /
• 2004

본 논문에서는 낮은 위상잡음과 고신뢰성을 갖는 전압제어 발진기를 비선형 설계하였으며 그 위상잡음을 Lesson식과 비교하여 잘 일치함을 확인하였다. 전압제어 발진기의 위상잡음을 개선하기 위하여 유전체 공진기와 결합하는 마이크로 스트립 라인을 고임피던스 변환기를 이용함으로써 공진회로의 Q값이 그대로 능동소자에 전달되도록 하였다. 또한 worst case 해석 및 part stress 해석을 수행함으로써 전압제어 발진기의 신뢰도를 높였다. 제작된 전압제어 발진기는 0$\~$12 V의 제어전압에서 0.56 MHz/V의 튜닝대역을 가지고 있으며 160 mW의 DC 전력을 소모한다. 또한 -116.5 dBc/Hz @100KHz와 -96.51 dBc/Hz @10KHz의 우수한 위상잡음 특성과 7.33 dBm의 출력을 얻었다.