• ETRI Journal
• /
• 제31권6호
• /
• pp.717-724
• /
• 2009

This paper describes a 1.2 V 12 b 60 MS/s CMOS analog front-end (AFE) employing low-power and flexible design techniques for image signal processing. An op-amp preset technique and programmable capacitor array scheme are used in a variable gain amplifier to reduce the power consumption with a small area of the AFE. A pipelined analog-to-digital converter with variable resolution and a clock detector provide operation flexibility with regard to resolution and speed. The AFE is fabricated in a 0.13 ${\mu}m$ CMOS process and shows a gain error of 0.68 LSB with 0.0352 dB gain steps and a differential/integral nonlinearity of 0.64/1.58 LSB. The signal-to-noise ratio of the AFE is 59.7 dB at a 60 MHz sampling frequency. The AFE occupies 1.73 $mm^2$ and dissipates 64 mW from a 1.2 V supply. Also, the performance of the proposed AFE is demonstrated by an implementation of an image signal processing platform for digital camcorders.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.260-263
• /
• 2017

다종의 CPU를 기반으로 ADC와 DC-DC 변환기를 포함하며 2M-byte의 SRAM이 내장된 SoC가 제안되었다. CPU 코어는 12-bit MENSA 코어, 32-bit Symmetric Multi-core 프로세서, 16-bit CDSP로 구성된다. 외부 SDRAM 메모리를 제거하기 위해 내부의 2M-byte SRAM을 설계하였으나 SRAM 블록들이 넓은 영역에 분포하여 기생 성분에 의해 속도가 저하되므로 SRAM을 작게 분할하여 레이아웃 하였다. 설계된 SoC는 55nm 공정으로 개발되었으며 속도는 200MHz이다.

• 전기전자학회논문지
• /
• 제27권1호
• /
• pp.12-18
• /
• 2023

각각의 큐빗(qubit)을 개별적으로 상온의 제어 회로에 연결하는 현재의 회로 기술은 양자 컴퓨터의 확장성, 신뢰성을 갖추는 데 있어 한계를 가지고 있으며, 집적도 측면에서 극저온의 CMOS 기술 기반 인터커넥트 회로 기술을 통해 기존 기술 대비 인터커넥트의 복잡도, 시스템 안정도 및 사이즈, 그리고 가격 경쟁력을 획기적으로 개선할 수 있을 것으로 기대되고 있다. 외부의 전기적 자극에 민감하며 양자 상태를 일정 시간 이상 유지할 수 없는 큐빗의 특성으로 인한 문제를 극복하고, 확장성과 신뢰성을 양자 컴퓨터 실현을 위한 CMOS 기술 기반 집적화된 센싱 및 제어 회로 기술에 대해 소개한다.

• Nuclear Engineering and Technology
• /
• 제56권5호
• /
• pp.1836-1844
• /
• 2024

The use of digital systems in radiation science has been increased last years in the different knowledge areas, as a detectors, spectrometry, spectroscopy, simulation, etc. This manuscript presents the design and implementation of a low-cost, fully portable multi-channel analyzer for nuclear spectrometry (in situ). The development is based on a 32-bit microcontroller with ARM Cortex-M7, this design is able to digitize and analyze pulses from a radiation detector without the need to transform the input signal with some filter, obtains the maximum height of each of the digitized pulses, segmenting the information into channels to form a histogram and visualizing the LCD screen incorporated in the system. A continuous digitization methodology was used, which is in charge of the DMA and an ADC with a resolution of 12 bits at a speed of 3.6 MSPS. The system has a compact design and can open and save spectra in an SD memory built into the system. The MCA in MCU was tested with a NaI(Tl) Scintillation radiation detector, which allowed us to determine that the spectra obtained are similar compared to commercial MCA's. The results obtained show that the MCA in MCU is efficient for nuclear spectrometry, in addition to being very economical and low power consumption.

• 한국전자파학회논문지
• /
• 제21권12호
• /
• pp.1380-1393
• /
• 2010

본 논문에서는 T/R(Transmit/Receive) 모듈을 이용한 항공기용 평면형 능동 전자주사식 위상 배열(AESA) 레이더 프로토 타입을 설계, 제작 및 시험하였다. LIG넥스원은 항공기용 레이더 개발에 필요한 핵심 기술 확보를 목적으로 AESA 레이더 프로토 타입을 개발하였다. 본 프로토 타입은 복사 소자 배열, 다수의 T/R 모듈, RF 급전기, 전원 분배, 빔 조향기, 아날로그/디지털 변환기(ADC)를 가지는 소형화된 수신기 및 액냉식 냉각과 지지 구조체로 구성되어 있다. 안테나 장치는 590 mm 직경에, 536개의 능동 소자를 배열할 수 있는 크기를 가진다. 각 T/R 모듈들은 삼각 배열을 적용하여 $14.7\;mm{\times}19.5\;mm$ 간격으로 배치하였다. 송신 최대 듀티 운용시 2,310 W의 전력이 입력되며, 발열은 1,554 W를 발산하게 된다. AESA 레이더 프로토 타입은 근접 전계 챔버에서 시험하였고, 그 결과 정확하고 유연한 제어에 의한 빔 조향과 빔 형성을 제공하는 빔 패턴을 확인할 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제8권3호
• /
• pp.15-19
• /
• 2013

리튬이온 배터리는 낮은 자체 방전율 특성과 고밀도 에너지 저장장치로 다양하게 응용되고 있으며, 단위 셀 배터리의 전압은 4V 보다 낮아, 직렬로 연결하여 사용해야 하는 것이 일반적이다. 배터리 셀전압의 직렬 연결 동작시, 각각의 단위 셀 배터리는 내부저항이 균일하지 않아, 충전 시, 특정 단위 셀 배터리는 4V 이상이 걸려, 폭발이 발생할 수도 있으며, 또한, 방전 시 배터리의 특성을 떨어뜨릴 수 있는 한계 전압 이하가 되는 심각한 문제가 존재한다. 따라서, 단위 셀 배터리의 충전 및 방전 동작에서는 과충전과 과방전을 사전에 감지하기 위한 전압 센싱 동작이 필요하며, 이에, 본 논문에서는 고속 배터리 전압 센싱 모듈 개발을 소개한다. 제작된 CVM(Cell Voltage Monitoring)은 단위 배터리 셀을 통하여, 전압 및 온도 채널 포함하여, 12채널을 모니터링할 수 있으며, 채널당 12-bits 분해능과 192 kbps 전송 속도를 가진다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.1058-1063
• /
• 2020

본 논문은 생체 신호 및 센서 신호 처리를 위하여 저전력으로 동작하는 12비트 SAR A/D 변환기를 제안한다. 기존의 SAR A/D 변환기의 전력소모를 줄이고자, 동적 전류를 감소시켜 전체 전력 소모를 감소시켰다. 동적 전류를 감소시키기 위해서 C-DAC 비트 스위치를 동작시키는 샘플링 시간을 클럭 생성기의 샘플링 시간과 다르게 인가하였다. 추가적으로 SAR A/D 변환기의 전체 전력소모 중 70%를 차지하는 디지털 블록의 공급전압을 0.6V로 낮춰 설계하였다. 제안하는 SAR A/D 변환기는 CMOS 65nm 공정 1-poly 6-metal을 사용하여 설계하였으며, 1.2V의 공급전압으로 동작하며, ENOB는 10.1 비트, INL/DNL은 ±0.5LSB/±1.2LSB이며, 전체 전력소모는 31.2uW이고 FoM은 2.8fJ/step 이다.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.963-969
• /
• 2008

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 100MHz 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 해상도가 1비트씩 증가함에 따라 2배수로 증가하는 S-R 래치 회로를 단순화하여 집적화 하였다. 기존 NAND 기반의 S-R 래치 회로에 사용되던 8개의 MOS 트랜지스터 숫자를 6개로 줄였으며, 비교단의 동적 소비전력을 최대 12.5%까지 감소되도록 설계하였다. 설계된 A/D 변환기는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정을 사용하여 제작되었고, 전원 전압 1.8V, 샘플링 주파수 100MHz에서의 전력소모는 282mW이다. 입력 주파수 1.6MHz, 30MHz에서의 SFDR은 각각 35.027dBc, 31.253dBc이며, 4.8비트, 4.2비트의 ENOB를 나타내었다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1994년도 춘계학술대회
• /
• pp.53-56
• /
• 1994

We have developed biological signal measurement modules and data acquisition and control card for a biological signal measurement, archiving, and communication system (SiMACS). Biological signals included in this system are ECG, EEG, EMG, invasive blood pressure, respiration, and temperature. Parameters of each module can be controlled by PC-base IDPU (intelligent data processing unit) through a data acquisition and control card. The data acquisition and control card can collect up to 16 channels of biological signals with sampling rate of $50\;{\sim}\;2,000Hz$ and 12-bit resolution. All measurement moduls and data acquisition functions are controlled by microcontroller which receives commands from PC. All data transfers among PC, microcontroller, and ADC are done through a shared RAM access by polling method for real rime operation.

• 한국전자파학회논문지
• /
• 제12권5호
• /
• pp.817-826
• /
• 2001

본 논문에서는 TI(Texas instrument)사의 범용 DSP 프로세서인 TMS320C31을 이용하여 통신 시스템에서 많이 사용되는 QPSK 방식의 모뎀을 구현하였다. 지금까지 거의 모든 시스템의 신호 변환 과정은 하드웨어로 구성되어 있지만, 본 논문에서 구현된 시스템은 QPSK 신호의 변조과정에서 IF단의 DAC를 통과하기 이전까지의 과정과 복조과정에서 IF단의 ADC를 통과한 이후의 과정을 프로그램으로 구성하고, 신호의 입.출력부와 처리부분을 하드웨어로 구성하였다. DSP 프로세서를 이용한 모뎀 출력 결과를 PC 상에서 시뮬레이션 결과와 비교하여 제작한 모뎀이 정상적으로 동작됨을 확인하였다.