• 제목/요약/키워드: 3-D self-calibration

검색결과 29건 처리시간 0.027초

Development of a Camera Self-calibration Method for 10-parameter Mapping Function

  • Park, Sung-Min;Lee, Chang-je;Kong, Dae-Kyeong;Hwang, Kwang-il;Doh, Deog-Hee;Cho, Gyeong-Rae
    • 한국해양공학회지
    • /
    • 제35권3호
    • /
    • pp.183-190
    • /
    • 2021
  • Tomographic particle image velocimetry (PIV) is a widely used method that measures a three-dimensional (3D) flow field by reconstructing camera images into voxel images. In 3D measurements, the setting and calibration of the camera's mapping function significantly impact the obtained results. In this study, a camera self-calibration technique is applied to tomographic PIV to reduce the occurrence of errors arising from such functions. The measured 3D particles are superimposed on the image to create a disparity map. Camera self-calibration is performed by reflecting the error of the disparity map to the center value of the particles. Vortex ring synthetic images are generated and the developed algorithm is applied. The optimal result is obtained by applying self-calibration once when the center error is less than 1 pixel and by applying self-calibration 2-3 times when it was more than 1 pixel; the maximum recovery ratio is 96%. Further self-correlation did not improve the results. The algorithm is evaluated by performing an actual rotational flow experiment, and the optimal result was obtained when self-calibration was applied once, as shown in the virtual image result. Therefore, the developed algorithm is expected to be utilized for the performance improvement of 3D flow measurements.

Offset Self-Calibration 기법을 적용한 1.2V 7-bit 800MSPS Folding-Interpolation A/D 변환기의 설계 (Design of a 1.2V 7-bit 800MSPS Folding-Interpolation A/D Converter with Offset Self-Calibration)

  • 김대윤;문준호;송민규
    • 대한전자공학회논문지SD
    • /
    • 제47권3호
    • /
    • pp.18-27
    • /
    • 2010
  • 본 논문에서는 offset self-calibration 기법을 적용한 7-bit 1GSPS folding-interpolation A/D 변환기를 제안한다. 제안하는 A/D 변환기는 folding rate 2, interpolation rate 8의 1+6 구조로 고속 동작에 적합하게 설계되었다. 또한 offset self-calibration 회로를 설계하여 공정 mismatch, 기생 저항, 기생 캐패시턴스 등에 의한 offset-voltage의 변화를 감소시켜 A/D 변환기의 성능 특성을 향상 시켰다. 제안하는 A/D 변환기는 1.2V 65nm 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 유효 칩 면적은 $0.87mm^2$, 1.2V 전원전압에서 약 110mW의 전력소모를 나타내었다. 측정 결과 샘플링 주파수 800MHz, 입력 주파수 250MHz에서 39.1dB의 SNDR 특성을 보여주었으며, offset self-calibration 회로를 사용 하지 않은 A/D 변환기에 비해 SNDR이 약 3 dB 향상되었다.

New Initialization method for the robust self-calibration of the camera

  • Ha, Jong-Eun;Kang, Dong-Joong
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.752-757
    • /
    • 2003
  • Recently, 3D structure recovery through self-calibration of camera has been actively researched. Traditional calibration algorithm requires known 3D coordinates of the control points while self-calibration only requires the corresponding points of images, thus it has more flexibility in real application. In general, self-calibration algorithm results in the nonlinear optimization problem using constraints from the intrinsic parameters of the camera. Thus, it requires initial value for the nonlinear minimization. Traditional approaches get the initial values assuming they have the same intrinsic parameters while they are dealing with the situation where the intrinsic parameters of the camera may change. In this paper, we propose new initialization method using the minimum 2 images. Proposed method is based on the assumption that the least violation of the camera’s intrinsic parameter gives more stable initial value. Synthetic and real experiment shows this result.

  • PDF

비교정 영상으로부터 왜곡을 제거한 3 차원 재구성방법 (3D reconstruction method without projective distortion from un-calibrated images)

  • 김형률;김호철;오장석;구자민;김민기
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.391-394
    • /
    • 2005
  • In this paper, we present an approach that is able to reconstruct 3 dimensional metric models from un-calibrated images acquired by a freely moved camera system. If nothing is known of the calibration of either camera, nor the arrangement of one camera which respect to the other, then the projective reconstruction will have projective distortion which expressed by an arbitrary projective transformation. The distortion on the reconstruction is removed from projection to metric through self-calibration. The self-calibration requires no information about the camera matrices, or information about the scene geometry. Self-calibration is the process of determining internal camera parameters directly from multiply un-calibrated images. Self-calibration avoids the onerous task of calibrating cameras which needs to use special calibration objects. The root of the method is setting a uniquely fixed conic(absolute quadric) in 3D space. And it can make possible to figure out some way from the images. Once absolute quadric is identified, the metric geometry can be computed. We compared reconstruction image from calibrated images with the result by self-calibration method.

  • PDF

자체보정 벡터 발생기를 이용한 7-bit 2GSPS A/D Converter의 설계 (Design of a 7-bit 2GSPS Folding/Interpolation A/D Converter with a Self-Calibrated Vector Generator)

  • 김승훈;김대윤;송민규
    • 대한전자공학회논문지SD
    • /
    • 제48권4호
    • /
    • pp.14-23
    • /
    • 2011
  • 본 논문에서는 자체보정 벡터 발생기(Self-Calibrated Vector Generator)를 이용한 7-bit 2GSPS folding/interpolation A/D Converter (ADC)를 제안한다. 제안하는 ADC는 2GSPS 의 고속 변환에 적합한 상위 2-bit, 하위 5-bit 인 분할구조로 설계 되었으며, 각각의 folding/interpolation rate는 4와 8로 설정되었다. 최대 1GHz의 높은 입력신호를 처리하기 위해 cascade 구조의 preprocessing block을 적용하였으며, 전압 구동 방식 interpolation 기법을 적용하여 기준전압 생성 시 발생하는 추가적인 전력소모를 최소화하였다. 또한, 새로운 개념의 자체보정 벡터 발생기를 이용하여 device mismatch, 기생 저항 및 커패시턴스 등에 의한 offset error를 최소화하였다. 제안하는 ADC는 1.2V 0.13um 1-poly 7-metal CMOS 공정을 사용하여 설계 되었으며 calibration 회로를 포함한 유효 칩 면적은 2.5$mm^2$ 이다. 측정 결과 입력 주파수 9MHz, sampling 주파수 2GHz에서 39.49dB의 SNDR 특성을 보이며, calibration 회로의 작동결과 약 3dB 정도의 SNDR의 상승을 확인하였다.

Self-calibration의 초점 거리 추정에서 특징점 위치의 영향 (Impact of Feature Positions on Focal Length Estimation of Self-Calibration)

  • 홍유정;이병욱
    • 한국통신학회논문지
    • /
    • 제31권4C호
    • /
    • pp.400-406
    • /
    • 2006
  • 3차원 정보 복원이나 형상 복원, 가상 물체 삽입 등의 과정을 수행하기 위해서는 영상 촬영에 사용된 카메라의 위치와 방향, 그리고 초점 거리 등의 변수가 필요하다. 본 논문에서는 이차원 영상간의 대응관계를 이용하여 카메라 내부 변수인 초점 거리를 추정하는 셀프 캘리브레이션(self-calibration) 과정에서 특징점의 위치가 초점 거리 추정에 미치는 영향을 분석하였다. 캘리브레이션에 사용하는 특징점과 주점과의 거리에 따라 초점 거리 추정 결과에 미치는 영향을 시뮬레이션을 통하여 검증하고, 이를 바탕으로 오차 민감도를 줄일 수 있는 특징점 선택 방법을 제안한다.

스테레오 영상을 이용한 자기보정 및 3차원 형상 구현 (3D Reconstruction and Self-calibration based on Binocular Stereo Vision)

  • 후영영;정경석
    • 한국산학기술학회논문지
    • /
    • 제13권9호
    • /
    • pp.3856-3863
    • /
    • 2012
  • 스테레오 영상으로부터 3차원 형상을 구현함에 있어 사용자의 개입을 최소로 필요로 하는 기법을 개발하였다. 형상구현은 특정 기하학 그룹을 평가하는 3단계로 이루어진다. 1단계는 영상에 존재하는 epipolar 기하 평가로 각 영상에서의 특정점들을 일치시킨다. 2단계는 소실점 방법을 이용하여 투영공간에서 특정평면을 찾는 affine 기하 평가이다. 3단계에서는 카메라의 자기보정을 포함하며 3차원 모델이 얻어질 수 있는 계량 기하 변수를 구한다. 이 방법의 장점은 형상구현을 위해 스테레오 영상을 보정할 필요가 없는 것으로, 그 구현가능성을 실증하였다.

자가보정 바이어스 기법을 이용한 Current Steering 10-bit CMOS D/A 변환기 설계 (Design of a Current Steering 10-bit CMOS D/A Converter Based on a Self-Calibration Bias Technique)

  • 임채열;이장우;송민규
    • 전자공학회논문지
    • /
    • 제50권10호
    • /
    • pp.91-97
    • /
    • 2013
  • 본 논문에서는 NTSC/PAL 아날로그 TV를 구동하기 위한 10-bit current steering D/A 변환기를 제안하였다. 제안하는 D/A 변환기는 50MS/s 의 동작속도를 가지며, 6+4 분할 구조로 설계되었다. 또한 새로운 개념의 자가보정 바이어스 기법을 적용하여 칩 내부의 종단저항을 사용하고도 공정오차를 최소화 하였다. 제안하는 D/A 변환기는 3.3V 0.11um 1-poly 6-metal CMOS 공정을 사용하여 제작되었다. 제작된 칩의 유효 면적은 $0.35mm^2$, 3.3V 전원전압 상에서 약 88mW의 전력소모를 나타내었다. 실험 결과는 변환 속도 50MS/s, 입력 주파수 1MHz에서 SFDR 63.1dB의 특성을 나타내었다.

Self Calibration Current Bias 회로에 의한 10-bit 100 MSPS CMOS D/A 변환기의 설계 (A 10-bit 100 MSPS CMOS D/A Converter with a Self Calibration Current Bias Circuit)

  • 이한수;송원철;송민규
    • 대한전자공학회논문지SD
    • /
    • 제40권11호
    • /
    • pp.83-94
    • /
    • 2003
  • 본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6+4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.