• 제목/요약/키워드: 회로구조

검색결과 2,059건 처리시간 0.031초

복제 V-I 변환기를 이용한 3.3V 30mW 200MHz CMOS 업 컨버젼 믹서 (A 3.3V 30mW 200MHz CMOS upconversion mixer using replica transconductance)

  • 권종기;김욱;오창준;이종렬;송원철;김경수
    • 한국통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.1941-1948
    • /
    • 1997
  • Code Division Multiple Access(CDMA) 통신방식을 채택한 휴대용 이동전화기의 중간주파수(intermediate frequency: IF) 아날로그 IC의 송신부를 구성하고 있는 저전력 선형특성을 지닌 CMOS 업 컨버젼 믹서(upconversion mixer)의 설계, 제작 및 특성 측정에 대해 기술하였다. 업 컨버젼 믹서의 구조는 복제 V-I 변환기를 사용하여 그 선형성을 확장한 형태의 회로기술을 채택하였다. 설계된 업 컨버젼 믹서는 $0.8{\mu}\textrm{m}$ N-well CMOS 2-poly/2-metal 공정기술을 사용하여 IC로 구현하였으며 그 크기는 $0.53mm{\times}0.92mm$이다. 소비전력은 3.3V 공급전원과 130MHz Local Oscillation(LO) 클럭이 인가되었을 때 30mW이다. 출력의 1dB compression 특성은 2-tone 입력신호가 인가되고 $25{\Omega}$ 부하를 가질 때에 -28dBm이다.

  • PDF

직류단 캐패시터 전단 전류를 이용한 상 전류 추정 알고리즘 (Real time phase current estimation for brushless DC motor drive system by using front current of dc-link capacitor)

  • 이원;문종주;김장목
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제40권9호
    • /
    • pp.805-811
    • /
    • 2016
  • 본 논문은 플래너 버스바가 적용된 BLDC 전동기 드라이브 시스템에서, 직류단 캐패시터 전단 전류를 이용한 BLDC 전동기의 상전류 추정 알고리즘을 제안한다. 플래너 버스바는 기생 인덕턴스의 크기를 최소화하여 스위칭 시 스파크에 의한 소자 파손을 방지하고, EMC (ElectroMagnetic Compatibility) 특성을 향상시킨다. 하지만 플래너 버스바의 장점을 극대화하기 위해서는 직류단 캐패시터의 전단에 전류 센서를 설치할 수밖에 없는 구조적 제약이 따른다. 직류단 캐패시터 전단에 설치된 전류 센서는 캐패시터에 흐르는 전류와 인버터 입력전류의 합을 측정하게 된다. 따라서 직류단 캐패시터 전단 전류로부터 인버터의 입력전류를 정확하게 추출하는 것이 BLDC 전동기의 전류 제어를 위해서는 필수적이다. 본 논문에서는 BLDC 전동기의 온/오프 구간 동안의 등가 회로를 분석하여 캐패시터 전단 전류로부터 인버터 입력전류를 추정하는 알고리즘을 제안하였다. 제안된 알고리즘은 실험을 통해 그 타당성을 검증하였다.

Stacked Interleaved 방식의 50MHz 스위칭 주파수의 벅 변환기 (Stacked Interleaved Buck DC-DC Converter With 50MHz Switching Frequency)

  • 김영재;남현석;안영국;노정진
    • 대한전자공학회논문지SD
    • /
    • 제46권6호
    • /
    • pp.16-24
    • /
    • 2009
  • 본 논문에서는 인덕터와 커패시터를 집적화한 DC-DC 벅 변환기를 설계하였다. 출력전압의 리플크기를 줄이기 위해 stacked interleaved 방식을 이용하였고 변환기의 제어부는 전압모드 방식의 제어방법을 사용하여 설계하였다. 설계한 DC-DC 벅 변환기는 표준 $0.5{\mu}m$ CMOS 공정으로 제작 중이며 전체면적은 $9mm^2$이다. 설계된 회로는 $3V{\sim}5V$의 입력전압에서 동작하며 LC 필터의 크기를 줄이기 위해 50MHz의 주파수로 동작하였다. 최대 250mA의 부하전류 구동이 가능하며 최대 71%의 전력변환 효율을 가졌다.

다중 경로 환경에 적합한 저전력 저복잡도의 IR-UWB 수신기 설계 및 구현 (A low power, low complexity IR-UWB receiver in multipath environments and its implementation)

  • 이순우;박영진;김관호
    • 대한전자공학회논문지TC
    • /
    • 제44권6호
    • /
    • pp.24-30
    • /
    • 2007
  • 본 논문에서는 다중경로 임펄스 전파 채널 환경에서 중 저속통신에 적합한 저전력, 저복잡도의 IR-UWB 수신기를 제안하였다. 제안된 수신기는 자승기 및 적분기를 사용하여 복잡한 Rake 구조를 사용하지 않고서도 다중경로 환경 하에서 분산된 임펄스 신호의 에너지를 효과적으로 합산하였다. 또한 임펄스 신호의 검출을 위하여 1-bit Sampler를 사용하여 기존의 고속 병렬 ADC를 대체하였으며 이 과정에서 Sample Rate을 낮추고 BER 손실을 줄이기 위하여 Sampler의 입력으로 수신 신호의 저주파 성분인 포락선을 사용하였고, 샘플 획득 후 디지털 상관기 회로를 추가하였다. 그리고 수신되는 임펄스 마다 심벌 결정구간을 설정하여 이 구간 내에서 임펄스 심벌을 판단하는 구간동기 개념을 사용하였으며, 이로써 임펄스 신호의 동기 조건을 완화시키어 간단한 디지털 동기회로 만으로 정밀한 PLL을 대체할 뿐 아니라 다중 경로 및 timing error 등의 내 외부 환경의 변화에 효과적으로 대응하였다. 제안된 수신기는 IEEE 802.15.4a에서 제안된 채널 모델을 활용하여 그 성능을 모의 검증하였고 FPGA로 구현하여 실제 환경에서 그 성능을 입증하였다.

SOC 테스트를 위한 Wrapper 설계 기법 (An Efficient Wrapper Design for SOC Testing)

  • 최선화;김문준;장훈
    • 대한전자공학회논문지SD
    • /
    • 제41권3호
    • /
    • pp.65-70
    • /
    • 2004
  • 최근 하나의 칩에 여러 개의 코어들로 구성된 SOC(System on Chip) 테스트 비용의 증가로 인해 SOC 테스트에 있어서 재사용 방법론과 효율적인 테스트 방법의 중요성이 더욱 커지게 되었다. SOC 테스트의 일반적인 문제는 TAM(Test Access Mechanism)의 구조 설계와 테스트 코어 wrapper의 최적화, 테스트 스케줄링이 있다. 이러한 SOC 테스트의 목표는 테스트 시간과 하드웨어 오버헤드의 최소화이다. 이를 위해서 코어 내부의 스캔 체인과 입출력을 보다 균형 있게 배분하여 더 적은 테스트 시간과 TAM 너비를 사용하도록 테스트 시간과 하드웨어 오버헤드를 동시에 고려하여 설계하는 것이 중요하다. 본 논문에서는 SOC 테스트를 위한 비용을 줄일 수 있는 코어 테스트 wrapper 설계 기법을 제안한다. 본 논문의 제안 기법은 기존의 기법들의 장점을 취하고 단점을 보완함으로써 보다 적은 테스트 시간과 하드웨어 오버헤드를 가진다. 이를 입증하기 위해서 ITC'02 SOC 테스트 벤치마크 회로를 이용하여 실험을 하였다.

초저전력 프로세서용 16-bit 단열 ALU의 설계 및 구현 (A Design and Implementation of 16-bit Adiabatic ALU for Micro-Power Processor)

  • 이한승;나인호;문용;이찬호
    • 대한전자공학회논문지SD
    • /
    • 제41권3호
    • /
    • pp.101-108
    • /
    • 2004
  • 단열회로를 이용하여 16-bit ALU와 단열회로에 4가지 위상을 가지는 전원클럭을 공급하기 위한 전원클럭 발생기를 설계하였다. 4개의 전원클럭 신호선의 전하는 AC 형태의 전원클럭을 통해서 복원되어 에너지 소모를 줄인다. 구현에 사용한 단열회로는 ECRL(efficient charge recovery logic) 형태를 기본으로 하였으며 0.35㎛ CMOS 공정을 사용하여 설계하였고 3.3V 전원을 사용하였다. 회로설계 후 layout을 진행하였으며, layout 후 LPE(layout parasitic extraction)를 수행하여 이를 모의실험에 사용하였다. 모의실험결과 전원클럭 발생기를 포함한 단열회로를 이용한 ALU는 동일한 구조를 갖는 기존의 CMOS ALU보다 1.15~1.77배 정도의 에너지소모를 감소 시켰다.

THz 대역에서 Cut Wire로 구성된 메타소재의 자기공진 및 전파흡수특성 (Magnetic Resonance and Electromagnetic Wave Absorption of Metamaterial Absorbers Composed of Split Cut Wires in THz Frequency Band)

  • 류요한;김성수
    • 한국자기학회지
    • /
    • 제27권2호
    • /
    • pp.49-53
    • /
    • 2017
  • THz 대역 전파흡수체를 구현하기 위해 split cut wire(SCW)와 배면 도체로 구성되는 단위 셀 구조를 제안하였다. 배면이 금속으로 단락된 유전체 기판 상에 SCW가 배열된 메타소재에서 SCW의 길이와 폭을 조절하여 THz 대역에서 완전 전파흡수체(5.5~6.0 THz에서 반사손실 -20 dB 이하)의 구현이 가능하였고, 인덕턴스-커패시턴스 (L-C) 공진기 회로이론으로 이를 설명하였다. 길이가 서로 다른 두 개의 SCW를 하나의 단위 셀 안에 같이 배치함으로써 두 개의 흡수 피크를 얻을 수 있었다. SCW 간의 간격이 넓어짐에 따라 두 번째 공진주파수는 거의 변화가 없지만 첫 번째 공진주파수는 저주파로 이동하면서 반사손실 값이 현저히 감소하는 경향이 나타났다.

Ag Paste bump 구조를 갖는 인쇄회로기판의 Ag migration 발생 안전성 평가 (Investigation of Ag Migration from Ag Paste Bump in Printed Circuit Board)

  • 송철호;김영훈;이상민;목지수;양용석
    • 한국재료학회지
    • /
    • 제20권1호
    • /
    • pp.19-24
    • /
    • 2010
  • The current study examined Ag migration from the Ag paste bump in the SABiT technology-applied PCB. A series of experiments were performed to measure the existence/non-existence of Ag in the insulating prepreg region. The average grain size of Ag paste was 30 nm according to X-ray diffraction (XRD) measurement. Conventional XRD showed limitations in finding a small amount of Ag in the prepreg region. The surface morphology and cross section view in the Cu line-Ag paste bump-Cu line structure were observed using a field emission scanning electron microscope (FE-SEM). The amount of Ag as a function of distance from the edge of Ag paste bump was obtained by FE-SEM with energy dispersive spectroscopy (EDS). We used an electron probe micro analyzer (EPMA) to improve the detecting resolution of Ag content and achieved the Ag distribution function as a function of the distance from the edge of the Ag paste bump. The same method with EPMA was applied for Cu filled via instead of Ag paste bump. We compared the distribution function of Ag and Cu, obtained from EPMA, and concluded that there was no considerable Ag migration effect for the SABiT technology-applied printed circuit board (PCB).

공극변화에 따른 전기궤도차량용 유도급전시스템의 공급전원 특성 (The Power characteristic of IPT system for electric railway vehicle by various air-gap)

  • 조귀현;한경희;이병송;최규형
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2006년도 추계학술대회 논문집
    • /
    • pp.928-934
    • /
    • 2006
  • 최근 환경 친화적인 시스템 개발 및 에너지에 대한 연구가 부각되고 있는 가운데 근래 교통시스템 분야에서도 전기자동차, 신교통 시스템 등의 친환경적 교통수단의 개발이 활발하게 진행 중에 있다. 최근 전기자동차는 환경오염 문제의 대안적인 교통시스템으로 제시되었음에도 불구하고 짧은 1회 충전 주행거리와 긴 충전시간 등 아직 개선되어야 할 문제를 가지고 있다. 또 경량전철의 경우, 기존 접촉에 의한 전력 공급 장치는 유지보수 및 관리비용이 높을 뿐만 아니라 미관상으로도 환경친화성이 낮고 우발적인 접촉으로 인한 사고 등 안전문제가 발생하는 단점이 존재한다. 본 논문에서는 이러한 문제점을 개선할 수 있는 전기궤도차량용 유도 급전 시스템의 개념을 제시하고 전력 집전자의 구조에 대한 상호인덕턴스의 값을 유추하여 시스템의 전력전달 특성에 관하여 알아보고자 한다. 전기궤도차량용 유도 급전 장치는 여객수송을 목적으로 하여 기존의 산업계에서 개발된 소규모 장치보다는 공극의 길이가 길고 대전력을 요구한다. 큰 공극은 유도 급전 장치 주변에 보상회로를 필요로 한다. 고정주파수의 1차측 공진회로를 이용한 보상회로에서의 전력전달특성을 시뮬레이션과 실험을 통하여 알아보았다.

  • PDF

대기업 하청거래 네트워크의 공간적 특성 및 함의: LG전자 디스플레이 사업본부를 사례로 (Spatial Features and Implications of Subcontracting Networks by a Large Firm: The Case of the Display Division of LG Electronics in Kumi, Korea)

  • 이철우
    • 한국경제지리학회지
    • /
    • 제4권1호
    • /
    • pp.19-35
    • /
    • 2001
  • 본 연구는 LG전자 디스플레이 사업본부를 사례로 대기업 하청거래 네트워크의 공간적 특성과 하청거래 관리 및 협력정책을 고찰하였다. LG전자 디스플레이 사업본부의 경우에도 과거에 비해 전체적으로 비교적 높은 국지적 하청거래 네트워크가 형성되고 있으며, 앞으로 생산공정의 수직적 분해와 하청거래는 더욱 강화될 것으로 예상된다. 그러나, 역내 하청업체들은 비회로 부품 중심의 저부가가치형 전자부품 생산에 특화된 구조적 특성을 가지고 있다. 이러한 특성은 구미지역이 기술환경 변화에 대응하여 경쟁력을 지속함에 있어서 결정적인 약점이 될 수밖에 없다. 하청거래업체 관리 및 협력정책에서 밝혀진 바라 갈이 경쟁력이 떨어지거나 부품의 기술적 특화도가 미약할 경우 언제든지 하청거래관계를 중단하려는 경향이 매우 강한 반면, 핵심 부품을 생산하는 주요 하청거래업체의 변동은 없기 때문이다. 따라서 중핵 대기업과 하청거래업체간의 네트워크 거래관계에 있어서 협력체제가 지역에 뿌리내릴 수 있는 학습과 혁신을 위한 제도화가 지역정책의 핵심이 되어야 할 것이다.

  • PDF