• Electrical & Electronic Materials
• /
• v.6 no.2
• /
• pp.147-151
• /
• 1993

PECVD에 의해 Burried gate 비정질 실리콘 박막트랜지스터를 제작하여 포화 전압 대 전류 특성에 대하여 새로운 해석을 하였고 해석 결과는 실험적으로 증명되었다. 본 연구의 결과 실험된 전달특성과 출력특성을 모델화 하였는데 이 모델식은 I$_{D}$와 V$_{G}$의 실험결과에서 얻어지는 3가지 함수를 기본으로 모델화 되었다. 포화 드레인 전류는 V$_{G}$가 증가할수록 증가되었고 디바이스의 포화는 드레인 전압이 커질수록 증가되었으며 문턱전압은 감소됨을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.5
• /
• pp.15-21
• /
• 2004

In this paper a new structure of BJT is proposed to improve the saturation voltage characteristics so that it can be used to the low power switching devices. In the case of the conventional finger transistor(FT), the saturation voltage is so high that it dose not satisfy the requirements for the low power device. So the other multi base island transistor(MBIT) is suggested and its saturation voltage is so low in the region of low current that it satisfy the requirement for the low power switching devices, but in region of the high current the saturation voltage tends to increase so that it does not satisfy the requirements for the low power switching devices. So in this paper a new structure of folded back electrode transistor(FBET) is proposed and the characteristics is investigated. When the new structure is applied the emitter area is increased by 35 % so the saturation voltage is reduced by 30 % at the low current region and the contact area is increased by 92 % so the saturation voltage is reduced by totally f % at the high current region with the reduction of 30 % by the increase of the emitter area and the reduction of 7 % by the increase of the emitter contact area.

• Journal of the Microelectronics and Packaging Society
• /
• v.24 no.3
• /
• pp.47-52
• /
• 2017

This research scrutinizes the data retention characteristics of the MLC NAND Flash Memory instigated by the loss effect of trapped charge when the memory is in the state of program saturation. It is attributed to the threshold voltage saturation phenomenon which engenders an interruption to the linear increase of the voltage in the memory cell. This phenomenon is occasioned by the outflow of the trapped charge from the floating gate to the control gate, which has been programmed by the ISPP (Incremental Step Pulse Programming), via Inter-Poly Dielectric (IPD). This study stipulates the significant degradation of thermal retention characteristics of threshold voltage in the saturation region in contrast to the ones in the linear region. Thus the current study evaluates the data retention characteristics of voltage after the program with a repeated reading test in various measurement conditions. The loss effect of trapped charge is found in the IPD layer located between the floating gate and the control gate especially in the nitride layer of the IPD. After the thermal stress, the trapped charge is de-trapped and displays the impediment of the characteristic of reliability. To increase the threshold saturation voltage in the NAND Flash Memory, the storage ability of the charge in the floating gate must be enhanced with a well-thought-out designing of the module in the IPD layer.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.8 no.5
• /
• pp.49-55
• /
• 1994

평판 디스플레이용 비정질 실리콘 박막 트랜지스터의 전기적인 특성과 수학적인 모델에 대하여 연구되었고 이론적인 모델은 실험을 통하여 그 타당성을 입증하였다. 게이트전압이 고정된 상태에서 드레인 전압 증가에 따른 드레인 포화전류는 증가되었고 디바이스의 포화는 드레인 전압이 증가될수록 더 증가되었으며 문턱전압은 감소되었다. 세 개의 변수로 구성된 디바이스의 전달특성과 출력특성에 대한 실험 결과값에 대한 모델식이 제시되었는데 이 모델은 디비이스의 기하학적인 구조를 간단화 하기위한 모델식이다.

• Proceedings of the KIEE Conference
• /
• 2005.11a
• /
• pp.74-76
• /
• 2005

수평형 에미터 스위치트 사이리스터(Lateral Emitter Switched Thyristor, LEST)의 고전압 전류 포화 특성을 위한 새로운 보호회로가 제안하였으며 성공적으로 제작 및 측정하였다. LEST의 부유(浮遊, floating) n+ 전압이 보호 MOSFET의 문턱 전압 보다 커지면 보호 회로는 LEST의 동작 모드를 regenerative 상태에서 non-regerative 상태로 전환시킨다. 일반적인 LEST의 전압 전류 포화 특성이 17 V로 제한되는 것에 비해 제안된 회로와 결합된 LEST는 200V 이상의 고전압 전류 포화 특성을 보였으며, Hard Switching Fault(HSF) 단락 회로 상황에서도 $10{\mu}s$ 이상 견디는 단락 회로 유지 능력을 보였다.

• 전기의세계
• /
• v.41 no.3
• /
• pp.30-37
• /
• 1992

개폐 과전압에 대한 기기 절연강도는 포화특성이 있어서 500kV 계통 이상에서는 일반적으로 전과전압에 대한 소요 절연강도보다는 더 높은 강도를 요구하고 있다. 본고는 우리나라 765kV 송전선로 Model을 가정 한후 과도전압분석기(TNA)를 이용하여, 개폐 과전압의 크기와 그 분포와 확률 통계학적으로 연구한 결과와 이의 절연설계시 경제적인 방법을 소개한 것이다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.457-460
• /
• 1998

단 채널 MOSFET 소자의 드레인 전압-드레인 전류 특성을 예측하기 위해서 caughey-thomas 이동도 모델을 수치적으로 구현하는 방법을 제안한다. 구현된 caughey-thomas 모델의 정확한 특성을 검증하기 위해서 0.5[.mu.m]의 설계규칙을 가즌 ASIC용 공정으로 n-MOSFET과 p-MOSFET을 제작하였다. 전자 및 정공의 포화속도 값이 각각 6.2*10/sup 6/[cm/sec] 과 1.034*10/sup 7/[cm/sec]인 경우에 채널길이가 0.5[.mu.m] 이상인 n-MOSFET과 p-MOSFET의 드레인 전압-드레인 전류특성의 모의실험 결과는 측정값에 비하여 10% 이내의 상대오차를 보였다.

• Proceedings of the KIPE Conference
• /
• 2019.11a
• /
• pp.40-42
• /
• 2019

절연형 전력변환기에서 사용되는 고주파 변압기는 반도체 소자의 스위칭 시간, 전압 강하, 게이트 신호의 불균형 등으로 인해 변압기의 양과 음의 전압-시간(volt-second)에 차이가 발생할 수 있다. 본 논문은 절연형 풀브리지 타입 전력변환기에서 DC 성분에 의한 변압기 코어의 포화문제를 방지하기 위해 사용되는 DC 블로킹 캐패시터(DC blocking capacitor)의 설계 방법에 대해 분석하고 실험을 통해 증명한다.

• Proceedings of the KIEE Conference
• /
• 2004.07e
• /
• pp.52-54
• /
• 2004

본 논문에서는 속도 포화이후 채널에 발생한느 과잉 캐리어에 의한 채널전하으 발생과 그 영향에 대하여 설명하고 있다. 일반적으로 게이트의 길이가 짧은 GaAs MESFET에서 속도 포화지점에서 전류의 포화가 발생한다. 본 논문은 속도 포화이후 드레인 전압의 증가에 의하여 유입되는 캐리어와 유출되는 캐리어의 차에 의하여 발생하는 채널의 과잉 캐리어에 발생과 이로인해 채널에 쌓이는 채널의 전기적인 특성을 설명하고 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.405-408
• /
• 1998

In this paper, We analyzed the current-voltage characteristics with n-type silicon substrates concentration and temperature variations (Room temperature, 5$0^{\circ}C$, 75$^{\circ}C$) in platinum silicide and silicon junction. Measurement electrical parameters are forward turn-on voltage, reverse breakdown voltage, barrier height, saturation current, ideality factor, dynamic resistance acceding to junction concentration of substrates and temperature variations. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height and dynamic resistance were decreased but saturation current and ideality factor were increased by substrates concentration variations. Reverse breakdown voltage and dynamic resistance were increased by temperature variations.