• 제목/요약/키워드: 클럭잡음

검색결과 52건 처리시간 0.023초

NG-SDH망에서 측정된 클럭잡음을 이용한 다양한 클럭상태에 따른 동기클럭 성능분석 (Performance Analysis of Synchronization Clock with Various Clock States Using Measured Clock Noises in NG-SDH Networks)

  • 이창기
    • 정보처리학회논문지C
    • /
    • 제16C권5호
    • /
    • pp.637-644
    • /
    • 2009
  • NG-SDH망에서 측정된 클럭잡음을 이용한 동기클럭 성능분석 연구가 필요하다. 따라서 본 논문은 NG-SDH망에서 측정된 클럭잡음을 이용하여 다양한 클럭상태에 따른 동기클럭 성능을 분석하고 최대 망노드수를 도출하기 위한 연구를 수행하였다. 또한 측정된 클럭잡음을 이용하여 적합한 클럭잡음모델을 생성하였고, 다양한 클럭상태에 따른 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통해 볼 때 정상상태에서 최대노드수는 80개 노드 이상 이였고, 단기위상변위(SPT)상태에서는 37개 이하였고, 장기위상변위(LPT)상태에서는 50개 이상으로 나타났다. 따라서 3가지 클럭상태에서 ITU-T 규격을 만족할 수 있는 최대 노드수는 37개 이하 임을 알았다. 또한 DOTS 이전의 NE망에서 SPT이나 LPT상태가 발생하면 정상상태의 안정된 다른 동기원 소스로 절체해야 함을 알았다.

플리커 위상시간 잡음 생성에 관한 연구 (A Study on Generation of Flicker Phase Time Noise)

  • 최승국;이기영
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1102-1106
    • /
    • 2004
  • 통신장비 내에 들어 있는 클럭들에서 발생되는 위상시간에러의 성분 중에 플리커 잡음이 큰 비중을 차지한다. 본 논문에서는 먼저 주파수 안정도에 대찬 측정표준을 설명한다. 그리고 백색잡음으로부터 플리커 잡음을 컴퓨터로 생성시키는 알고리즘을 소개하고 분석한다. 특히 알고리즘의 파라미터 중에서 단수 및 시정수비와 잡음 생성 대역폭의 관계를 규명한다. 이러한 관계를 이용하여 컴퓨터로 위상시간 에러를 생성한다.

시스템 클럭 생성기 장애 처리 소프트웨어의 설계 및 구현 (The Design and Implementation of Fault Processing Software in the system Clock Generator)

  • 김봉수;주범순;이범철
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
    • /
    • pp.590-592
    • /
    • 1999
  • 초고속 데이터 처리 및 전송에 필수적인 B-ISDN에 있어서 디지털 시스템들이 동기를 맞추어 동작을 하여야 데이터의 손실과 잡음을 막을 수 있다. 초고속 데이터를 전송하는 ATM 교환기에 있어 동작에 필요한 기준 클럭을 생성하여 시스템 전체에 공급하는 시스템 클럭 생성기는 기능의 안정성과 고신뢰성을 보장하여야 한다. 시스템 클럭 생성기의 운용 중 발생할 수 있는 장애에 대하여 필요한 장애 처리를 수행하기 위하여 내장형 제어용 소프트웨어를 설계하여 구현하였다. 이 제어용 소프트웨어는 시스템 클럭 생성기의 장애를 감시하여 처리하므로 시스템 전체에 클럭의 중단없이 안정되게 ATM교환기를 동작하게 한다. 본 고에서는 ATM 교환기의 시스템 클럭 생성기에서 발생하는 장애 처리를 위한 소프트웨어의 설계와 구현에 관하여 기술한다.

  • PDF

동기식 통신망에서 발생되는 위상시간에러의 컴퓨터 시뮬레이션에 관한 연구 (A Study on the Computer Simulation of Phase Time Error of Synchronous Network)

  • 임범종;이두복;최승국;김장복
    • 한국통신학회논문지
    • /
    • 제19권11호
    • /
    • pp.2160-2169
    • /
    • 1994
  • 동기식통신망의 클럭들에서 발생되는 위상시간에러(phase time error)의 성분은 주로 플리커잡음(flicker noise)및 랜덤워크잡음(random-walk noise)이다. 본 논문에서는 먼저 주파수 안정도에 대한 측정표준을 설명하였다. 그리고 백색잡음으로부터 플리커잡음 및 랜덤워크잡음을 디지털 컴퓨터상에서 생성시킬 수 있는 알고리즘을 소개하였는데, 특히 플리커잡음에 대해서는 단수(stage number) N, 시정수비(time constant ratio) K와 플리커잡음생성대역폭의 관계를 예를 들어 규명하였다. 동기식망에서 발생되는 위상시간에러를 실제 측정한 결과에 따라서 이 알고리즘을 이용하여 컴퓨터로 클럭의 위상시간에러를 시뮬레이션하였다.

  • PDF

광전송망에서 정상상태 동기클럭 성능 (A Performance Analysis on Steady-state Synchronous Clock in NG-SDH Network)

  • 양충열;고제수;이창기;김환우
    • 한국통신학회논문지
    • /
    • 제32권6B호
    • /
    • pp.305-315
    • /
    • 2007
  • 본 논문에서는 차세대 광전송망의 전송노드와 DOTS에 대해 실제 측정한 클럭잡음 데이터를 기반으로 광전송망 내에서 동기클럭이 정상상태에 있을 때 성능을 분석하고, 이 때 구성가능한 최대 망노드 수준을 제시하였다.

새로운 구조의 위상 검출기를 갖는 Gbps급 클럭/데이타 복원 회로 (A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector)

  • 이재욱;정태식;김정태;김재석;최우영
    • 한국통신학회논문지
    • /
    • 제26권6B호
    • /
    • pp.848-855
    • /
    • 2001
  • 본 논문에서는 GHz 대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 제안하였다. 제안된 회로는 고속의 데이터 전송시 주로 사용되는 NRZ 형태의 데이터 복원에 적합한 구조로서 NRZ 데이터가 주입될 경우에 위상동기 회로에 발생하는 주요 잡음원인인 high frequency jitter를 방지하기 위한 새로운 위상 검출구조를 갖추고 있어서 보다 안정적인 클럭을 제공할 수 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 제안하여 위상 검출기가 갖는 dead zone 문제를 없애고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖도록 하였다. Gbps급 대용량의 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 설계한 후 그 동작을 HSPICE post-layout simulation을 통해 검증하였다.

  • PDF

무선 LAN 시스템에서 CCK 변조방식의 클럭 동기 성능 분석 (Performance Analysis on Clock Sychronization of CCK Modulation Scheme in Wireless LAN System)

  • 박정수;강희곡;조성언;조성준
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.583-586
    • /
    • 2004
  • 본 논문에서는 2.4 GHz대역에서 54 MbPs 고속 데이터 전송이 가능한 IEEE 802.11g 무선 LAN 시스템에서 사용되는 변조 방식인 CCK(Complementary Code Keying)의 클럭 동기에 대해서 연구했다. 수신단에서는 잡음 또는 페이딩에 의해 클럭 주파수 오차가 발생한다. 이 주파수 오차는 클럭 타이밍 오프셋을 발생시켜 ISI(InterSymbol Intorference)의 원인이 된다. 그러므로 클럭 타이밍 오프셋을 줄이기 위해서는 트렉킹이 필요하다. 본 논문에서는 클럭 트렉킹을 위해 비동기 방식인 DLL(Delay Lock Loop)방식을 이용하여 시뮬레이션을 수행하였다. AWCN 환경과 실외 다중경로 페이딩 채널환경에 대한 지터 분산과 이에 따른 BER 성능을 비교한다.

  • PDF

NG-SDH 망에서 다양한 클럭상태 하에서의 동기클럭 성능분석에 관한 연구 (A study on performance analysis of synchronization clock with various clock states in NG-SDH networks)

  • 이창기
    • 정보처리학회논문지C
    • /
    • 제13C권3호
    • /
    • pp.303-310
    • /
    • 2006
  • 본 논문은 NG-SDH망에서 정상상태와 SPT상태 및 LPT상태 등 다양한 클럭상태에 따른 동기클럭 특성분석과 최대 망노드수 도출을 위한 연구를 수행하는 것이다. 시뮬레이션을 통해서 정상상태일 경우 NG-SDH 최대 망노드수는 42개에서 38개로 나타났다. SPT상태에서 최종단 NE망을 SPT상태로 적용할 때 최대 망노드수는 19개에서 4개까지로 정상상태에 비하여 많이 감소하였고, 모든 NE망에서 SPT상태가 발생하면 규격만족 노드수가 크게 감소하였다. LPT상태에서 최종단 NE망을 LPT상태로 적용할 경우 최대 노드수는 모두 50개 이상까지로 나타났고, 모든 NE망을 LPT상태로 적용하더라도 동일한 결과를 얻었다. 그러나 모든 DOTS를 LPT상태로 적용하였을 경우 규격만족 전송망 노드수는 SPT상태나 정상상태에 비해 차이가 크지 않았다.

위성 DMB 중계기용 클럭 재생 모듈 설계 및 제작 (Design and Fabrication of Clock Recovery Module for Gap Filter of Satellite DMB)

  • 홍순영;신영섭;홍성용
    • 한국전자파학회논문지
    • /
    • 제18권4호
    • /
    • pp.423-429
    • /
    • 2007
  • 위성 DMB용 중계기는 위성으로부터 수신된 2.304 MHz의 기준 신호를 이용하여 10 MHz의 클럭 신호를 재생하여 시스템 동기 신호로 사용한다. 본 논문에서는 기준 신호가 잡음에 의해 흔들리거나 끊기더라도 안정된 신호를 재생할 수 있는 클럭 재생 모듈을 제안하였다. 제안된 모듈은 기존 방식에 비해 저가로 구현이 가능하며, 정기적인 주파수 조정이 필요 없는 장점이 있다. 본 논문에서는 클럭 재생용 IC를 CPLD를 이용하여 구현하였고, lock time을 짧게 하면서 동시에 출력 주파수의 hold over 시간을 늘리기 위해 새로운 루프 필터를 적용하였다. 제작된 모듈은 출력 주파수의 안정도가 0.01 ppm 이내일 경우 hold over 시간이 11초, 출력 전력은 -0.66 dBm, 위상잡음은 100 Hz 오프셋에서 -113 dBc/Hz로 측정되었다.