

시스템 클럭 생성기 장애 처리 소프트웨어의 설계 및 구현

김봉수*, 주범순, 이범철

bskim@etri.re.kr

한국전자통신연구원

The Design and Implementation of Fault Processing Software in the System Clock Generator

Bongsoo Kim*, Bhumsoon Joo, Bhumchul Lee

ETRI

요 약

초고속 데이터 처리 및 전송에 필수적인 B-ISDN에 있어서 디지털 시스템들이 동기를 맞추어 동작을 하여야 데이터의 손실과 잡음을 막을 수 있다. 초고속 데이터를 전송하는 ATM 교환기에 있어 동작에 필요한 기준 클럭을 생성하여 시스템 전체에 공급하는 시스템 클럭 생성기는 기능의 안정성과 고신뢰성을 보장하여야 한다. 시스템 클럭 생성기의 운용 중 발생할 수 있는 장애에 대하여 필요한 장애 처리를 수행하기 위하여 내장형 제어용 소프트웨어를 설계하여 구현하였다. 이 제어용 소프트웨어는 시스템 클럭 생성기의 장애를 감시하여 처리하므로 시스템 전체에 클럭의 중단 없이 안정되게 ATM 교환기를 동작하게 한다. 본 고에서는 ATM 교환기의 시스템 클럭 생성기에서 발생하는 장애 처리를 위한 소프트웨어의 설계와 구현에 관하여 기술한다.

1. 서 론

동기를 갖고 운용되는 디지털 망에 있어서 ATM 교환기는 자체 동기를 망 전체 기준에 동기를 일치 시켜야 한다. 이를 위하여 전체 시스템에 기준 클럭을 공급하기 위한 시스템 클럭 생성기로 클럭을 생성하여 공급하므로 이 기준 클럭을 모든 장치들이 사용하므로 전체 시스템의 동기를 일치시킨다. 시스템 클럭 생성기에서 생성한 기준 클럭에 가입자 및 중계선 정합 장치와 ATM 스위치가 상호 동기 시킴으로 상호간 손실 및 잡음이 없는 고속 데이터의 전송을 용이하게 한다.

또한 시스템 클럭 생성기는 국내 전체 교환망과의 동기 일치를 위하여 외부 상위 교환망에서 고품질 상위 기준 클럭을 공급 받아 이 상위 기준 클럭에 동기가 일치하는 클럭을 생성하여 자체 시스템에 공급하므로 국내 전체 교환망과의 연동에서도 손실 및 잡음이 없는 동작이 가능하게 한다.


2. 시스템 클럭 생성기의 구성

시스템 클럭 생성기의 구성으로는 (1) 국내 교환망과의 동기 일치를 위하여 외부 상위 교환망으로부터 기준 클럭을 수신하기 위한 기준 클럭 수신부, (2) 수신한 외부 상위 기준 클럭에 일치하는 클럭을 생성하기 위한 시스템 클럭 생성부, (3) 생성한 시스템 클럭을 ATM 교환기에 공급하기 위한 클럭 분배부로 구성되며, (4) 외부 상위 교환망으로부터의 상위 기준 클럭 수신과 자체 기준 클럭 생성 및 운용 중 발생하는 장애를 처리하기 위한 제어부로 구성된다.

기준 클럭 수신부는 외부 상위 교환망에서 공급하는 4 가지의 기준 클럭을 수신할 수 있는 장치로 여러 외부 상위 교환망에서 운용되는 기준 클럭을 자체 시스템 클럭 생성부가 상위 기준 클럭으로 사용할 수 있도록 이의 수신을 가능하게 한다.

시스템 클럭 생성부는 입력되는 상위 기준 클럭을 입력으로 하여 Digital Processing Phase Locked Loop(DP-PLL) 방식으로 상위 기준 클럭과 동기된 루프 클럭을 발생시키는 기능을 수행한다.

클럭 분배부는 이중화로 구성된 시스템 클럭 생성기에서 각각 시스템 클럭을 입력 받아 하나를 시스템 클럭으로 선택한 후 이를 ATM 교환기 내의 각 블록으로 분배하는 기능을 수행한다. (그림 1)은 시스템 클럭 생성기의 구성도이다.



CGDA	Clock Generation & Distribution board Assembly
RCRS	Reference Clock Receiver & Selector
SCD	System Clock Divider
LTGA	Local Timing Generation board Assembly
CD	Clock Distributor

그림 1. 시스템 클럭 생성기 구성도

3. 시스템 클럭 생성기 제어용 소프트웨어 구성

시스템 클럭 생성기로 고정밀도의 시스템 클럭 생성 및 고신뢰도의 시스템 클럭 운용을 위하여 시스템 클럭 생성기를 제어하기 위한 소프트웨어가 설계 및 구현되어 시스템 클럭 생성기의 제어부에 내장되었다.

시스템 클럭 생성기 제어용 소프트웨어는 (1) 외부 기준 클럭에 자체 생성한 클럭의 주파수와 위상을 일치시키기 위한 PLL 제어부와 (2) 운용 중 발생하는 각종 장애를 처리하기 위한 장애 처리부, (3) 시스템 클럭 생성기를 상위 프로세서의 제어하에 두기 위한 상위 정합부, (4) 시스템 클럭 생성기의 운용자 정합을 위한 운용자 정합부로 구성된다.

4. 장애 처리 기능 설계

시스템 클럭 생성기의 주요 역할은 안정적이고 연속적인 시스템 클럭을 생성하여 ATM 교환기의 Life Cycle 동안 공급하는 것으로, 시스템 클럭 생성기의 성능 저하로 인하여 ATM 교환기의 운용에 영향을 미치

지 않아야 하므로 운용 중 발생 가능한 각종 장애에 대하여 이를 감지하여 처리하기 위한 장애 처리 기능을 내장한다. 시스템 클럭 생성기의 운용을 위한 전체 흐름은 (그림 2)와 같다.




그림 2. 제어용 소프트웨어 전체 흐름도

시스템 클럭 생성기의 제어용 소프트웨어 설계 및 구현된 장애 처리 기능은 다음과 같다.

□ 상대 PBA 탈장 및 기능 장애 처리 : 이중화로 구성되어 Master/Slave로 운용되는 시스템 클럭 생성기에 있어서 상대 PBA의 탈장과 기능 장애를 감지하여 처리하며, Master-side에서 이 장애가 발생하면 Slave-side는 즉시 Master로 역할 전환을 수행한다.

□ 모드 천이 시간 초과 장애 처리 : 시스템 클럭 생성기의 Master-side는 외부 기준 클럭에 동기를 일치시키고, Slave-side는 Master의 클럭에 동기를 일치시킨다. 이러한 동기 일치를 시키는 과정에 있어 6 가지의 운용 모드를 두어 초기 운용 모드(Free Mode) 및 중간 운용 모드(Fast Mode)에서 최종 운용 모드(Normal 및 Fine Normal Mode)로 천이하는 시간을 추적하여, 천이 시간이 규정 범위를 초과하였을 경우에 이는 클럭 발생부의 하드웨어 성능 저하인으로 이를 상위 운용자에게 보고하여 장애를 처리하게 한다.

□ 준 운용 모드 천이 시간 초과 장애 처리 : 시스템 클럭 생성기의 PLL 처리 과정 중 상위 교환망에서 공급되는 외부 기준 클럭의 품질이 저하되어 Master-side

및 Slave-side 모두 준 운용 모드(Hold Fast Mode, Hold Normal Mode)에서 장기간 운용되면 이는 고신뢰도의 클럭 생성에 영향을 미쳐 ATM 교환기의 운용에 영향을 미치므로 이를 운용자에게 보고하고 자체 클럭을 발생시켜 이를 ATM 교환기에 공급하여 장애 처리한다.

□ Slip 데이터 초과 장애 처리 : 상위 교환망으로부터 공급되는 외부 기준 클럭은 망을 통하여 전달되므로 인하여 원래의 기준 클럭과 차이인 Slip이 발생하며 이로 인한 데이터의 손실을 발생 시킬 수 있다. 시스템 클럭 생성기에서 Slip 발생률을 주기적으로 측정하여 규격에 허용 가능한 Slip에 대하여는 보상을 하여 처리하지만 규격을 초과하는 Slip에 대하여는 이를 장애로 규정하고 보상 처리를 하고 운용자에게 보고하여 망 운용 차원에서 장애가 처리될 수 있도록 한다.

□ 주파수 데이터 인터럽트 발생 장애 처리 : 외부 기준 클럭을 수신하여 PLL 처리를 수행하는 Master-side 는 매 128ms 마다 인터럽트가 발생하여 주파수 편차 데이터를 처리하고, Master로부터 클럭을 수신하여 PLL 처리를 수행하는 Slave-side 는 매 89ms 마다 인터럽트가 발생하여 주파수 편차 데이터를 PLL 처리하여 주파수 및 위상을 일치시킨다. 만일 시스템 클럭 생성부에서 이상이 발생하여 매 정해진 간격으로 인터럽트가 발생하지 않으면 정확한 주파수 편차 데이터를 수신할 수 없어 정확한 주파수 및 위상 일치를 시킬 수 없으므로 이 장애를 감지하여 장애 발생 시 이를 운용자에게 보고한다.

□ VCO 특성 장애 처리 : 주파수를 발생시키는 Voltage-Controlled Oscillator(VCO)는 시스템 장착 시 미세 조정되어 정확한 주파수 발생 값에 일치되어 있으나, 시스템 클럭 생성기의 운용 중 VCO 성능 저하로 인하여 정확한 주파수 발생에 이상이 생기기 전에 허용 가능한 범위를 초과하면 이를 장애로 감지하고 이를 운용자에게 보고하여 조치를 취하게 한다.

□ 외부 기준 클럭 공급 장애 처리 : 시스템 클럭 생성기는 상위 교환망으로부터 고품질의 외부 기준 클럭을 받아 이 기준 클럭에 동기가 일치하는 클럭을 생성시킨다. 만일 외부 기준 클럭이 공급되지 아니하면 이를 감지하여 자체 클럭을 발생시켜 시스템 클럭 생성기를

동작시키고 외부 기준 클럭 공급 장애를 운용자에게 보고한다.

□ 상위 보고 장애 처리 : 시스템 클럭 생성기는 상위 수준의 제어를 위하여 시스템 클럭 생성기의 모든 정보를 상위로 보고한다. 만일 상위로 보고하는 포트에 이상이 발생하여 상위로부터의 메시지를 수신하지 못하거나 자체 메시지를 상위로 보고하지 못할 경우에는 자체 LED를 모두 점멸로 동작하게 하여 이를 운용자에게 가시 경보를 송출한다.

□ 내부 IPC 메시지 교환 장애 처리 : 이중화로 구성된 시스템 클럭 생성기는 상호간에 내부 데이터를 교환한다. 상호 교환된 내부 데이터를 Master-side 의 주관하에 상위 프로세서로 보고를 한다. 이 상호 데이터 교환 기능에 장애가 발생하면 각 시스템 클럭 생성기는 자체 포트를 초기화 시킨다. 이 초기화 처리 기능에서도 메시지 교환 기능이 회복되지 않으면 Master-side 는 이를 상위 프로세서로 보고하여 점검하게 한다.

5. 결 론

ATM 교환기의 동기를 망 전체에 일치는 기능은 손실 없는 데이터 교환을 위하여 매우 중요한 것이며, 망 전체에 일치된 동기 클럭을 공급하는 시스템 클럭 생성기의 안정적인 운용은 매우 필수적인 것이다. 본 논문에서는 시스템 클럭 생성기의 장기간 운용 중 발생 가능한 각종 장애에 대하여 시스템 클럭 생성기 제어용 소프트웨어의 장애 처리 기능에 대하여 기술하였다. 설계 및 구현된 각종 장애에 대하여 시험 장비와 절차를 사용하여 장애를 발생시키고 정확하게 장애 처리 기능이 수행되고 있음을 확인하였다.

참고 문헌

1. 박권철, "A Study of the Implementation of Fault Tolerant Network Synchronization System by High Performance Digital Processing PLL", 박사학위 논문(1987.12), pp.20~22
2. R. Metz, E. L. Reible, and D. F. Winchell, "No. 4 ESS : Network Clock Synchronization", The Bell System Technical Journal (July-August 1981), pp.1109~1129.