• 디지털콘텐츠학회 논문지
• /
• 제13권1호
• /
• pp.37-41
• /
• 2012

본 논문에서는 소모 전력을 최소화하기 위한 FPGA 알고리즘을 제안하였다. 제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연 버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능 클러스터들에 대한 신호 경로를 분석한다. 분석된 결과에 따라 매핑 가능 클러스터 사이의 글리치도 지연 버퍼 삽입 방법을 이용하여 제거한다. 실험은 [8]와 [9] 알고리즘을 대상으로 소모 전력을 비교하였다. 비교결과 [9]에 비해 전체 소모전력이 7.14% 감소되어 알고리즘의 효율성을 입증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
• /
• pp.683-686
• /
• 2002

본 논문은 시간 제약 조건하에서 수행 시간을 개선한 CPLD 기술 매핑 알고리즘을 제안하였다. 제안된 기술 매핑 알고리즘은 주어진 시간 제약 조건을 고려하여 가장 빠른 시간에 기술 매핑을 수행 할 수 있도록 속도의 개선에 중점을 두었다. 입력된 회로를 DAG로 표현한 후 입력부터 출력의 방향으로 노드들을 검색하여 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터들 중에서 시간 제약 조건에 적합한 매핑 가능 클러스터를 선택하여 기술 매핑을 수행함으로서 전체 수행 시간이 다른 알고리즘에 비해 빠르게 수행된는 결과를 나타내었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.662-664
• /
• 2000

병렬 컴퓨팅에서 중요 문제의 하나는 다중 태스크를 다중 프로세서 병렬 시스템의 여러 노드에 대한 최적의 매핑을 찾는 것이다. 이러한 매핑의 목적은 솔루션 품질에 손상 없이 총 실행시간을 최소화시키는 것이다. 이 분야에서는 많은 휴리스틱 방법들을 사용하여 나름대로 매핑 문제를 해결해 왔다. 본 논문에서는 효율적인 클러스터 데이터 매핑을 위한 혼합형 휴리스틱 기법에 대하여 기술한다. 제시하는 휴리스틱 기법은 유전알고리즘과 평균장어닐링 알고리즘을 혼합시킨 것으로 두 가지 방법의 장점들을 합하여 성능을 향상시킬 수 있음을 보여준다. 혼합형 휴리스틱 알고리즘의 솔루션과 실행시간을 기존 매핑 알고리즘들과 비교한 시뮬레이션 결과를 보고한다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.49-57
• /
• 2005

본 논문은 상관관계(trade-off)에 의한 CLB구조의 CPLD 저전력 기술 매핑 알고리즘을 제안하였다. 제안한 저전력 기술 매핑 알고리즘은 주어진 불린 네트워크를 DAG로 구성하여 소모전력 계산을 위한 TD(Transition Density) 계산 단계와 매핑 가능 클러스터 생성, CLB 패킹의 단계로 구성하였다. TD 계산 단계는 DAG를 구성하고 있는 각 노드들에 대한 스위칭 동작을 계산하여 전체 소모 전력을 계산하는 단계이다. 매핑 가능 클러스터 생성 단계는 주어진 CPLD의 CLB에 대한 입출력의 수와 OR 텀수를 고려하여 매핑 가능 클러스터를 생성하는 단계이다. 매핑 가능 클러스터를 생성하기 위하여 공통 노드 클러스터 병합과 노드 분할, 노드 복제의 방법을 이용한다. 제안된 알고리즘을 SIS에서 제공되는 벤치마크에 적용하여 실험한 결과 OR 텀수를 5로 했을 경우 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA에 비해 30.73$\%$의 소모전력이 감소되었으며, PLAmap에 비해 17.11$\%$감소되었다.

• 디지털콘텐츠학회 논문지
• /
• 제14권1호
• /
• pp.1-5
• /
• 2013

본 논문은 효율적인 CPLD 저전력 알고리즘을 제안하였다. 제안한 알고리즘은 DAG를 이용한 그래프 분할 방식을 적용하였다. 주어진 회로를 DAG로 표현한 후 각각의 노드의 값을 설정하여 회로를 구현하고자 하는 CPLD의 구성 요소에 맞도록 매핑 가능 클러스터를 생성한다. 생성된 매핑 가능 클러스터의 OR 텀수와 입력 변수의, 출력 변수의 수를 고려하여 매핑 가능 클러스터의 소모 전력 값을 구한다. 생성된 매핑 가능 클러스터와 소모 전력 값을 고려하여 소모전력이 최소가 되는 매핑 가능 클러스터를 선정하여 회로를 구현한다. 실험은 [9]와 비교하였으며, 소모전력이 감소되어 알고리즘의 효율성이 입증되었다. 논문에서는 소모 전력을 위한 FPGA 알고리즘을 제안하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
• /
• pp.54-56
• /
• 1998

본 논문에서는 병렬 정보검색 시스템에 있어 클러스터 문서할당을 위한 두 가지 휴리스틱 기법을 제시한다. 효율적 문서할당에 관한 매핑 문제를 정의하고 유전알고리즘과 모의냉각기법에 기반을 두는 휴리스틱 매핑 알고리즘을 기술한다. 알고리즘 성능실험과 관련하여 시뮬레이션을 통한 다른 할당 알고리즘과 비교평가한 결과 개선된 성능을 얻을 수 있었다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2017년도 제55차 동계학술대회논문집 25권1호
• /
• pp.145-146
• /
• 2017

본 논문에서는 CPLD 구조를 고려한 게이트 레벨 글리치 제거 방법에 대해 제안하였다. CPLD는 AND-OR 게이트의 2단 구조를 가진 LE를 기본 구조로 구성되어 있는 소자이다. CPLD로 구현할 회로에 대한 DAG를 CPLD 구조에 맞도록 그래프를 분할하여 매핑가능클러스터를 생성한다. 생성된 매핑가능클러스터는 내부의 글리치와 전체 회로에 대한 글리치 발생 가능성을 검사하여 글리치를 제거한다. AND게이트와 OR게이트를 사용하는 2단 구조는 게이트가 달라 글리치가 발생될 수 있는 가능성을 검사하기 어렵다는 단점이 있어 AND-OR 게이트의 2단 구조와 동일한 구조를 가지고 있으며 게이트가 동일한 NAND 게이트를 이용하여 전체 회로를 변환한 후 글리치 발생여부를 검사함으로서 정확한 글리치 발생 가능성을 제거한다. 실험 결과는 제안 된 알고리즘 [10]과 비교하였다. 소비 전력이 2 % 감소되어 본논문에서 제안한 방법의 효율성이 입증되었다.

• 전자공학회논문지CI
• /
• 제47권2호
• /
• pp.1-10
• /
• 2010

가상의 프로세스 토폴로지를 물리적인 프로세서 토폴로지로 매핑하는 문제는 병렬 프로그래밍에서 가장 중요한 이슈 중의 하나이다. 그러나 이 매핑은 토폴로지 비규칙성 및 라우팅 복잡성으로 인해 어려운 문제로 여겨지고 있다. 본 논문에서는 프로세스간 통신 패턴으로 2차원 메쉬 프로세스 토폴로지를 가정하여, 비규칙 클러스터 시스템을 위한 새로운 프로세스 매핑 기법인 인접 기반 매핑(AM)을 제안한다. 클러스터 시스템은 전통적인 규칙성 네트워크에서는 달성하기 어려운 상호연결 유연성과 시스템 확장성을 제공하기 때문에 여러 해 동안 활발히 연구 개발되어 오고 있다. 제안한 AM은 가상 프로세스 토폴로지에서 이웃하는 프로세스를 물리적인 프로세서 토폴로지의 인접한 프로세서에게 매핑시킨다. 시뮬레이션 결과에 따르면, 제안한 AM은 기존 방법에 비하여 매핑 품질이 우수하고 프로세스간 지연시간이 감소하는 결과를 나타낸다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.79-85
• /
• 2001

본 논문에서는 시간제약 조건하에서 면적을 고려한 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력변수로 분리하여 조합논리회로로 구성한다. 구성된 회로는 DAG 형식으로 표현한다. DAG에서 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드는 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정한다. 각 노드가 가지고 있는 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB의 OR텀수보다 비용이 초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과 비교는 조합논리 회로의 5개 회로만을 비교한 결과 4.7% 감소되었다. 이와같은 실험결과는 CPLD를 이용한 기술매핑에 상당한 효율성을 제공할 것으로 기대된다.

• 한국측량학회지
• /
• 제33권1호
• /
• pp.23-30
• /
• 2015

해안선 매핑은 해안지역의 묘사, 해안침식의 예측 및 해안지역 자원관리를 위해서 중요하다. 본 연구에서는 항공 LiDAR 자료 및 KOMPSAT-2 영상을 이용하여 울진지역의 해안선을 매핑 연구를 진행하였다. 우선, LiDAR 자료를 이용하여 DSM(수치표면모형)을 생성하였다. 그리고 KOMPSAT-2영상을 이용하여 NDWI(정규수분지수) 영상을 생성한 뒤, 영상분류방법을 적용하여 NDWI 영상으로부터 물 클러스터와 육지 클러스터를 분할하였다. 분할된 두 클러스터들의 경계선을 추출하여, 2차원 해안선으로 정의하였다. 마지막으로 DSM으로부터 획득한 고도 정보를 2차원 해안선에 입력하여 3차원 해안선을 구축하였다. 구축된 3차원 해안선은 0.90m의 수평정확도 및 0.10m의 수직정확도를 가지고 있었다. 정확도 분석을 통하여, 구축된 3차원 해안선은 육지와 물 클러스터가 선명하게 분류된 지역에서는 상대적으로 높은 정확도를 가지고 있으나, 육지와 물 클러스터가 선명하게 분류되지 않은 지역에서는 상대적으로 낮은 정확도를 가지고 있다는 사실을 알 수 있었다.