• 전자공학회논문지
• /
• 제50권5호
• /
• pp.61-66
• /
• 2013

본 논문에서는 절연물체로 $Si_3N_4$를 사용한 MIM 커패시터의 정합특성의 온도에 대한 의존성에 대해 분석하였다. 온도가 올라감에 따라 정합특성이 열화 되는 현상이 나타났다. 즉, $25^{\circ}C$, $75^{\circ}C$ 그리고 $125^{\circ}C$에서 $Si_3N_4$ MIM 커패시터의 정합특성 계수는 각각 0.5870, 0.6151, $0.7861%{\mu}m$으로 측정 되었다. 이러한 현상은 온도가 증가함에 따라 커패시터 내부의 캐리어들의 이동도가 감소하고 전하의 농도가 많아지기 때문이라고 할 수 있다. 따라서 고온에서의 $Si_3N_4$ MIM 커패시터의 정합특성의 분석은 아날로그 집적회로나 SoC (System on Chip)에 아주 중요하고 필수적인 연구라고 할 수 있다.

• 전기화학회지
• /
• 제13권2호
• /
• pp.103-109
• /
• 2010

$LiNO_3$, $Li(CH_3COO){\cdot}2H_2O$ 그리고 $Mn(CH_3COO)_2{\cdot}4H_2O$를 출발물질로 하여 $Li_4Mn_5O_{12}$를 합성 하였으며 합성방법은 연소합성법을 사용하였다. $Li_4Mn_5O_{12}$는 $400^{\circ}C$ 이상의 열처리 온도에서 얻을 수 있었으나 $400^{\circ}C$로 열처리 하였을 때 $Mn_2O_3$가 같이 존재하는 것을 관찰할 수 있었다. $400^{\circ}C$에서 5시간동안 열처리한 $Li_4Mn_5O_{12}$를 3.7~4.4 V의 전압범위에서 1C-rate로 충방전 하였을 때 가장 좋은 첫 번째 방전용량(41.5 mAh/g)을 나타내었다. 이것을 하이브리드 커패시터에 적용하였을 때 100 mA/g의 전류밀도에서 24.74 mAh/g (10.46 mAh/cc)의 방전용량을 나타내었으며 이때의 에너지 밀도는 39 Wh/kg (16.49Wh/cc)으로 우수하였다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.163-169
• /
• 2016

본 논문에서는 소형 모바일 기기에 적용이 가능하도록 코일형 및 루프형 공진기의 평면화를 통해 소형화하여 자기공진형 무선전력전송 시스템을 구축하였다. 제안된 디스크형 이중코일공진기(disk type double coil resonator)는 아크릴 기판(acrylic substrate)의 양면에 얇은 구리 재질을 2 mm의 넓이(width)와 1 mm의 간격(pitch)으로 8번 감은 수의 나선코일패턴을 설계하여 최외각단을 연결한 구조이다. 이 공진기는 구리 재질의 패턴 길이에 의한 유도용량과 각 양쪽 나선코일패턴간의 아크릴 사이에 발생하는 정전용량을 이용하여 6.78 MHz에서 공진한다. 공진기에 설계된 나선코일패턴의 크기는 최외각 지름이 9 cm로 소형화 되었다. 급전 및 부하공진기로 사용되는 루프는 5 mm 굵기의 동선을 이용하여 지름 10 cm의 단일 루프로 구현하였다. 또한, 6.78 MHz에서 공진할 수 있도록 3,300 pF 커패시터(capacitor)를 직렬로 연결하였다. 디스크형 이중코일공진기의 특성을 알아보기 위해 다양한 공진기 재배열을 통해 시스템을 구성 및 측정하였으며, 소형 무선전력전송 시스템의 최대 전송효율은 35.67 %를 보였다. 제안된 공진기의 구조를 통해 더 작은 소형화 구조 설계가 가능할 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.60-68
• /
• 2008

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

• Korean Chemical Engineering Research
• /
• 제43권3호
• /
• pp.425-431
• /
• 2005

비표면적이 큰 혼합 활성탄과 전도도가 높은 전도성고분자 폴리피롤을 이용하여 낮은 임피던스와 높은 에너지밀도를 가지는 새로운 형태의 슈퍼커패시터를 제조하였다. 전극 활성물질로 활성탄 BP-20과 MSP-20을 사용하였고, 전기 전도도를 높이기 위하여 활성탄에 전도성 개량제 카본블랙(Super P)과 2-naphthalenesulfonic acid(2-NSA)로 도핑된 전도성 고분자 폴리피롤을 첨가하였다. 용액상태의 유기 결합제 poly(vinylidenefluoride-co-hexafluoropropylene) [P(VdF-co-HFP)/NMP]에 전극 소재들을 혼합시켜 전극을 제조하였다. 실험 결과 최적의 전극 배합비는 78(MSP-20: BP-20=1 : 1) : 17 (Super P : Ppy=10:7) : 5 [P(VdF-co-HFP)] wt％이었다. 폴리피롤이 7 wt％ 첨가된 단위셀의 비정전용량은 28.02 F/g, DC-ESR은 $1.34{\Omega}$, AC-ESR은 $0.36{\Omega}$, 에너지밀도는 19.87 Wh/kg, 동력밀도는 9.77 kW/kg이었다. 500회 충 방전 실험 후 초기 정전용량의 80％를 유지하여 사이클 특성이 우수하였다. 폴리피롤을 첨가함으로써 낮은 내부 저항, 슈도용량(pseudo capacitance)의 발현, 낮은 전하전이저항 및 빠른 반응속도에 의하여 급속한 충 방전이 가능하였다. 그리고 활성탄의 흡탈착에 의한 비패러데이 용량과 폴리피롤의 산화 환원에 의한 슈도용량의 복합현상 때문에 비정전용량이 높게 나타났다.

• Korean Chemical Engineering Research
• /
• 제54권2호
• /
• pp.157-162
• /
• 2016

다공성 $Co(OH)_2$ 나노플레이크 박막은 전위제어 전착법을 이용하여 티타늄 메쉬에 여러 전착전위(-0.75, -1.0, -1.2 및 -1.4 V)에서 전착하여 슈퍼커패시터에 이용하였다. 티타늄 메쉬에 전착된 $Co(OH)_2$ 나노플레이크 박막의 두께 및 전착량은 전착전위의 제어에 의해 결정되었고 -1.4 V에서 전착한 $Co(OH)_2$ 나노플레이크 박막의 두께는 약 $34{\mu}m$로 가장 두껍게 전착되었으며 전착량은 17.2 g이다. 전착전위 -0.75, -1.0, -1.2 및 -1.4 V에서 전착한 경우 초기 방전용량은 각각 226, 370, 720 그리고 $1,008mF\;cm^{-2}$으로 나타났고 1,000 사이클 후 각각 206, 349, 586 그리고 $866mF\;cm^{-2}$으로 나타났다. 또한 이들의 용량유지율은 각각 91, 94, 81 및 86%로 나타났다.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• 조명전기설비학회논문지
• /
• 제16권6호
• /
• pp.66-73
• /
• 2002

본 논문에서는 1차측 환류 다이오드를 제거한 ZVZCS(영전압 영전류 스위칭) Three Level DC/DC 컨버터에 관하여 논하였다. 제안된 컨버터는 1차측 회로를 Three Level 결선하고, 여기에 위상이동 스위칭 방법을 이용하여, 스위치 전압 스트레스를 저감시킬 수 있으므로, 기존의 Full-Bridge 컨버터에 비하여 스위칭 손실이 적고, 고전압 응용 분야에 적합하다. 기존의 경우 2차측에 한 개의 커패시터와 두 개의 다이오드를 이용한 보조회로를 부가하여, 누설 인덕터와 2차측 보조 커패시터를 이용하여 공진을 일으킴으로써 주 스위치의 영전압 영전류 스위칭(ZVZCS)이 가능하였다. 그러나 새로운 컨버터는 기존의 보조 회로에 결합 인덕터를 추가함으로써, 누설 인덕터, 2차측 보조 커패시터, 2차측 결합 인덕터가 공진을 일으키므로 기존의 경우보다 도전 손실이 저감된 고효율 컨버터를 구현할 수 있다. 또한 1차측 순환 전류의 현저한 감소로 환류 손실이 작아지며, 1차측에 환류 다이오드를 제거한 경제적인 Three Level 컨버터를 구현하였다. 본 논문에서는 제안된 컨버터의 동작원리, 해석 및 특성에 대해서 논하였으며, IGBT를 사용하여 1[㎾］급 시작품을 제작, 50［KHz］에서 실험하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.257-257
• /
• 2007

고밀도 FeRAM (Ferroe!ectric Random Access Memory) 소자를 개발하기 위해서는 강유전체 물질을 이용한 안정적인 스텍형의 커패시터 개발이 필수적이다. 특히 $(Bi,La)_4Ti_3O_{12}$ (BLT) 강유전체 물질을 이용하는 경우에는 낮은 열처리 온도에서도 균질하고 높은 값의 잔류 분극 값을 확보하는 것이 가장 중요한 과제 중의 하나이다. 불행히도, BLT 물질은 a-축으로는 약 $50\;{\mu}C/cm^2$ 정도의 높은 잔류 분극 값을 갖지만, c-축 방향으로는 $4\;{\mu}C/cm^2$ 정도의 낮은 잔류 분극 값을 나타내는 동의 강한 비등방성 특성을 보인다. 따라서 BLT 박막에서 각각 입자들의 크기 및 결정 방향성을 세밀하게 제어하는 것은 무엇보다 중요하다. 본 연구에서는 16 Mb의 1T/1C (1-transistor/1-capacitor) 형의 FeRAM 소자를 BLT 박막을 적용하여 제작하였다. 솔-젤 (sol-gel) 용액을 이용하여 스핀코팅법으로 BLT 박막을 증착하고, 후속 열처리 공정을 RTP (rapid thermal process) 공정을 이용하여 수행하였다. 커패시터의 하부 전극 및 상부 전극은 각각 Pt/IrOx/lr 및 Pt을 적용하였다. 반응성 이온 에칭 (RIE: reactive ion etching) 공정을 이용하여 커패시터를 형성시킨 후, 32k-array (unit capacitor: $0.68\;{\mu}m$) 패턴에서 측정한 스위칭 분극 (dP=P*-P^) 값은 약 $16\;{\mu}C/cm^2$ 정도이고, 웨이퍼 내에서의 균일도도 2.8% 정도로 매우 우수한 특성을 보였다. 그러나 단위 셀들의 특성을 평가하기 위하여 bit-line의 전압을 측정한 결과, 약 10% 정도의 커패시터에서 불량이 발생하였다. 그리고 이러한 불량 젤들은 매우 불규칙적으로 분포함을 확인할 수 있었다. 이러한 불량 원인을 파악하기 위하여 양호한 젤과 불량이 발생한 셀에서의 BLT 박막의 미세구조를 분석하였다. 양호한 셀의 BLT 박막 입자들은 불량한 셀에 비하여 작고 비교적 균일한 크기를 갖고 있었다. 이에 비하여 불량한 셀에서의 BLT 박막에는 과대 성장한 입자들이 존재하고 이에 따라서 입자 크기가 매우 불균질한 것으로 확인되었다. 또 이러한 과대 성장한 입자들은 거의 모두 c-축 배향성을 나타내었다. 이상의 실험 결과들로부터, BLT 박막을 이용하여 제작한 FeRAM 소자에서 발생하는 불규칙한 셀 불량의 주된 원인은 c-축 배향성을 갖는 과대 성장한 입자의 생성임을 알 수 있었다. 즉 BLT 박막을 이용하여 FeRAM 소자를 제작하는 경우, 균일한 크기의 입자 및 c-축 배향성의 입자 억제가 매우 중요한 기술적 요소임을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.280-280
• /
• 2007

$Pb(Zr,Ti)O_3$ (PZT) 강유전체 박막은 높은 잔류 분극 (remanent polarization) 특성 때문에 현재 강유전체 메모리 (FeRAM) 소자에 적용하기 위하여 가장 활발히 연구되고 있다. 그런데 PZT 물질은 피로 (fatigue) 및 임프린트 (imprint) 등의 장시간 신뢰성 (long-term reliability) 특성이 취약한 단점을 가지고 있다. 이러한 신뢰성 문제를 해결할 수 있는 효과적인 방법 중의 하나는 $IrO_2$, $SrRuO_3$(SRO) 등의 산화물 전극을 사용하는 것이다. 많은 산화물 전극 중에서 SRO는 PZT와 비슷한 pseudo-perovskite 결정구조를 갖고 격자 상수도 비슷하여, PZT 커패시터의 강유전 특성 및 신뢰성을 향상시키는데 매우 효과적인 것으로 알려져 있다. 따라서 본 연구는 PZT 커패시터에 적용하기 위하여 SRO 박막을 증착하고 이의 전기적 특성 및 미세구조를 분석하고자 하였다. 또 실제로 SRO 박막을 상부전극과 PZT 사이의 버퍼 층 (buffer layer)으로 적용한 경우의 커패시터 특성도 평가하였다. 먼저 다결정 SRO 박막을 $SiO_2$/Si 기판 위에 DC 마그네트론 스퍼터링 법 (DC magnetron sputtering method)으로 증착하였다. 그 다음 이러한 SRO 박막의 미세구조, 결정성 및 전기적 특성이 증착 조건들의 변화에 따라서 어떤 경향성을 보이는지를 평가하였다. 기판 온도는 $350\;{\sim}\;650^{\circ}C$ 범위에서 변화시켰고, 증착 파워는 500 ~ 800 W 범위에서 변화시켰다. 또 Ar+$O_2$ 혼합 가스에서 산소의 혼합 비율을 20 ~ 50% 범위에서 변화시켰다. 이러한 실험 결과 SRO 박막의 전기적 특성 및 미세 구조는 기판의 증착 온도에 따라서 가장 민감하게 변함을 관찰할 수 있었다. 다른 증착 조건과 무관하게 $450^{\circ}C$ 이상의 온도에서 증착된 SRO 박막은 모두 주상정 구조 (columnar structure)를 형성하며 (110) 방향성을 강하게 나타내었다. 가장 낮은 전기 저항은 $550^{\circ}C$ 증착 온도에서 얻을 수 있었는데, 그 값은 약 $440\;{\mu}{\Omega}{\cdot}cm$ 이었다. SRO 버퍼 충을 적용하여 제작한 PZT 커패시터의 잔류 분극 (Pr) 값은 약 $30\;{\mu}C/cm^2$ 정도로 매우 높은 값을 나타내었고, 피로 손실 (fatigue loss)도 $1{\times}10^{11}$ 스위칭 사이클 후에 약 11% 정도로 매우 양호한 값을 나타내었다.