• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2012년도 제46차 하계학술발표논문집 20권2호
• /
• pp.385-388
• /
• 2012

전자여권에 적용된 보안기술인 BAC(Basic Access Control)는 IC칩에 저장된 여권 소지자의 신상정보를 여권을 제출한 상태에서만 확인할 수 있도록 하는 접근제어 기술이다. 하지만 BAC에 사용되는 비밀키의 생성을 위해 여권 소지자의 신상정보가 사용되기 때문에 비밀키에 대한 전수조사 공격에 취약할 수 있다. 이에 본 논문에서는 한국 전자여권의 BAC 과정에서 생성되는 비밀키의 취약성을 분석하고, 전수조사 공격에 대한 보안성을 강화하기 위한 방법을 제안한다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.36-42
• /
• 2008

본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.63-70
• /
• 2004

본 논문에서는 PC 의 스토리지 인터페이스로 사용되는 병렬 ATA를 대체하게 될 새로운 표준인 직렬 ATA 의 링크 층과 물리 층을 설계하였다. 링크층에서는 CRC 생성 및 오류 감지, 스크램블링 회로, 8b/10b 복호화/부호화 회로 및 프리미티브 생성/검파 회로로 구성되었다. 물리 층은 직렬화/병렬화 회로와 전원 초기 인가시의 리셋 발생회로, OOB 신호 발생/검파 회로, 데이터로부터 클록을 복원하는 회로, 스？치 회로 및 임피이던스 조정 회로와 콤마 발생/감지 회로로 설계하였나. 또한 불리 층과 링크층의 동작을 확인하기 위한 테스트 제어 블록과 BIST(Built In Self Test) 블록을 설계하였다. UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여, 칩으로 제작 후 특성을 검증하였다. 링크 층에서 요구하는 모든 기능 및 특성은 사양을 만족하였고, 물리 층의 출력 전압 및 드라이버 출력 지터, OOB 신호등의 특성도 만족하였다. 데이터 전송 율은 1.5Gbps 속도의 사양목표치에 비해서, 실제 측정된 데이터 전송 속도는 1.28Gbps로 측정되었다. 회로 시뮬레이션에 의한 확인 결과, 레이아웃에서의 배선에 대한 기생 성분의 영향에 의한 것으로 분석되었다.

• 한국전자파학회논문지
• /
• 제26권9호
• /
• pp.798-805
• /
• 2015

본 논문에서는 랜덤 수 생성 회로를 통해 Relaxation Oscillator의 주파수를 불규칙하게 변환하여 EMI Noise를 최소화하는 방법을 제시한다. 또한, DC-DC Converter에 이 기법이 적용되었을 때의 효과와 이 결과가 RF Receiver system에 미치는 효과를 Noise 측면에서 연구하였다. 제안하는 Relaxation Oscillator 출력 중심주파수는 7.9 MHz이고, 온도보상기법을 적용하여 온도변화에 따라 주파수가 보상되도록 설계하였다. 이 칩은 $0.18{\mu}m$ 공정으로 설계하였고, 칩의 면적은 $220{\mu}m{\times}280{\mu}m$이다. 전류 소모는 공급전압인 1.8 V에서 $500{\mu}A$이다.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1062-1070
• /
• 2002

본 논문은 가변길이 다중비트 코딩 알고리듬을 제안하고 DCT/IDCT(이산여현변환/역이산여현변환)설계에의 적용 과정을 제시한다 가변길이 다중 비트 코딩은 일반적인 Booth's알고리듬과 같이 중첩에 의한 다중비트 코딩을 가변적인 방법을 사용하여 그 중 2의 멱승이 되는 부분 즉 2k의 SD(Signed Digit)을 생성하는 방법이다. 이렇게 발생된 SD는 곱셈에 있어서 2k의 부분적(Partial Product)을 생성하게 되고 이로 인해 필요한 하드웨어는 단순한 덧셈기와 쉬프트 연산에 필요한 플립플롭만 필요하게 되므로 설계과정에 있어서 칩의 면적과 속도 면에서 효율적인 방법이다. 본 논문에서는 이 알고리듬의 정의 및 증명과정과 실제 알고리듬 적용을 위한 DCT/IDCT의 설계방법을 논의하고 제작한 IDCT의 결과에 대해 논의한다. 설계된 IDCT칩은 병렬 고속 처리를 위한 8개의 PE(Processing Element)와 하나의 전치 메모리를 사용한 방법으로 54MHz에서 400Mpixels/sec의 동작속도를 가지며 HDTV 및 MPEG 디코더에 적용하여 동작을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.28-34
• /
• 2011

본 논문에서는 H.264/AVC 인코더를 위한 하드웨어 지향 알고리즘의 정화소 및 부화소 움직임 예측 코어를 제안한다. 정화소 움직임 엔진의 경우 참조블록은 병렬 처리 내의 연속된 현재 블록들에 공유되어 데이터 재사용율을 높이고 오프칩 대역폭을 줄인다. 부화소 움직임 엔진의 경우 두 단계의 순차적 보간 신호 생성 대신 불필요한 후보 위치들 대신 1/2과 1/4 화소정밀도 신호를 병렬 기법으로 생성하여 처리량을 두배로 높인다. 또한 제안하는 H.264 움직임 예측 코어는 Chartered $0.18{\mu}m$ CMOS 1P5M 공정의 MPW(Multi-Project Wafer)를 통해 칩으로 제작되었으며 높은 처리량으로 HDTV 720p 30fps를 실시간 지원한다.

• 정보보호학회논문지
• /
• 제14권5호
• /
• pp.37-47
• /
• 2004

스마트카드의 응용 분야가 점차 확대됨에 따라 개인 정보에 대한 보안을 어떻게 유지할 것인가의 문제가 최근 가장 큰 이슈가 되고 있다. 스마트카드의 보안 기술은 암호 알고리즘을 이용한다. 빠른 속도의 암호화와 보다 안전한 암호화 처리를 위해 암호 알고리즘의 하드웨어화가 절실히 요구되고 있다. 본 논문에서는 스마트카드 칩 설계 시 가장 중요하게 고려되어야 할 칩 면적을 최소화하기 위하여 라운드 키 레지스터를 사용하지 않는 라운드 키 생성 블록과 한 개의 라운드 함수 블록을 반복 사용하는 구조를 이용하였다. SEED의 F함수와 라운드 키 생성에 사용되는 총 5개의 G 함수를 1개의 G함수로 구현하여 순차적으로 이용하도록 하였다. 따라서 본 논문에서 제안한 SEED 프로세서는 1라운드의 동작을 7개의 부분 라운드로 나누고, 클럭마다 하나의 부분라운드를 수행하는 구조를 갖는다. 제안한 SEED 프로세서는 기능적 시뮬레이션을 통해 한국정보보호진흥원에서 제공한 테스트 벡터와 동일한 결과를 출력됨을 확인하였으며, 합성 및 FPGA 테스트 보드를 이용하여 기존 SEED 프로세서와의 성능을 비교한 결과 면적이 최대 40% 감소하였음을 알 수 있었다.

• 농업과학연구
• /
• 제30권1호
• /
• pp.76-88
• /
• 2003

외국의 경우 게놈 연구 및 바이오산업에 DNA 칩을 제작할 수 있는 로봇 시스템을 싼 가격에 사용하고 있으나 우리나라의 경우 자동화 시스템을 비싼 가격에 외국에서 도입하여 사용하기 때문에 바이오산업 및 연구 분야에서의 생산비를 높이게 돼 국내외적으로 생명공학의 경쟁력을 저하시키는 원인이 된다. 따라서, 본 연구에서는 유전체 연구에 필수적인 DNA 칩 제작을 위한 연구용 pin 타입 microarrayer를 개발하였으며, 그 구체적인 연구결과는 다음과 같다. 1. 본 연구에서는 DNA칩 제작을 위한 연구용 pin 타입 microarrayer를 개발하였으며 3축 직교좌표형 로봇 본체, DNA를 묻혀 silylated 슬라이드에 점착하는 DNA 점착 헤드, 칩 및 웰 플레이트 고정부, 핀을 세척 및 건조하는 세척 및 건조장치 등으로 시스템을 구성하였다. 2. DNA 점착 헤드는 DNA 점착시 제도용 펜촉을 사용하도록 설계, 제작하였으며, 슬라이드에 DNA를 점착할 때는 핀이 일정한 힘으로 슬라이드를 누르며 점착할 수 있도록 자석의 반발력을 이용하였다. 3. DNA 점착 헤드 핀의 세척을 위하여 증류수 분사 및 진동 브러쉬를 이용하였으며 세척실험 결과, 핀을 1mm/s로 이동시키며 브러쉬를 통과하도록 하는 방법이 세척효과가 높은 것으로 나타났으며, 핀 건조실험결과는 $8.5kg_f/cm^2$의 압축공기를 30초 동안 핀에 분사하였을 때 핀이 건조되는 것으로 나타났다. 4. 본 로봇 시스템을 이용하여 DNA를 12장의 슬라이드에 모두 점착시키기 위하여 웰 플레이트에서 핀이 DNA를 묻히는 실험을 실시한 결과, 10초 이상 핀에 DNA를 묻혔을 때 슬라이드 12장을 모두 찍는 것으로 나타났으며, 슬라이드에 핀이 1초간 접촉할 때의 DNA 스팟의 크기는 평균$280{\mu}$ 가 되는 것으로 나타났다. 최소 점 간격을 0.32mm로 설정한 후 DNA를 점착해 본 결과 최대 8,100여 점의 DNA 스팟을 한 슬라이드에 점착할 수 있는 것으로 나타났다. 5. 본 로봇 시스템은 12장의 동일 DNA 칩을 생성하기 위해 핀의 세척, 건조, DNA를 묻히는 과정 및 DNA 점착 등의 한 과정을 2분 50초 동안 수행할 수 있는 것으로 나타났다.

• Journal of the Korean Wood Science and Technology
• /
• 제43권3호
• /
• pp.381-389
• /
• 2015

본 연구에서는 반탄화된 낙엽송 칩을 분쇄한 후 그 입자를 이용한 펠릿성형에서 함수율과 입자크기의 영향을 반탄화 조건($220^{\circ}C$-50분, $250^{\circ}C$-50분, $250^{\circ}C$-120분)에 따라 조사하였다. 반탄화 후 함수율은 0.69~1.75%로 반탄화 처리전의 5.26%보다 낮았으나, 회분이나 발열량은 증가하였다. 또한 반탄화에 의한 중량감소율은 크게 증가하였는데 이는 헤미셀룰로오스의 분해가 활발하게 일어났기 때문으로 생각된다. 반탄화 낙엽송 칩에 포함된 탄소함량은 반탄화 처리 전 낙엽송 칩과 비교하여 증가하였으며 수소와 산소함량은 감소하였다. 반탄화 낙엽송 칩에 포함된 리그닌과 글루칸 함량은 반탄화 정도가 증가할수록 증가하였으며 헤미셀룰로오스는 감소하였다. 반탄화 칩을 분쇄하여 입자크기분포를 비교한 결과 높은 반탄화 조건은 낮은 반탄화 조건에서보다 1 mm 이하의 미세분 함량이 높았고 $500{\AA}$ 이상의 macropore가 생성되었다. 반탄화 분쇄 입자를 이용한 펠릿성형 과정에서 입자크기와 관계없이 반탄화 분쇄 입자의 함수율이 증가할수록 투입된 반탄화 분쇄 입자가 받는 압력은 감소하였으며 펠릿길이는 증가하였다.

• 한국터널지하공간학회 논문집
• /
• 제21권1호
• /
• pp.127-136
• /
• 2019

TBM 터널공사 시 스크류컨베이어의 배토 거동에 대한 이해는 굴진율 향상을 위한 중요한 요소이다. 본 연구에서는 지반에서 디스크 커터에 의해 생성되는 암반칩의 형상에 따라 스크류컨베이어 내부에서의 이동 및 배토 거동에 대한 연구를 수행하였다. 입자기반의 DEM 수치해석기법을 이용하여, 6가지의 대표적인 모양에 대한 암반칩을 클러스터로 형성하였다. 또한, 실제 스크류컨베이어의 3D 축소모델을 형성한 후, 다른 모양의 암반칩의 시간당 배토량을 측정 하였다. 시뮬레이션 결과, 스크류컨베이어의 경사각이 $0^{\circ}$일 때, 동일한 암반에서 암반칩의 형상과 부피와 상관없이 10 RPM 속도에서의 스크류컨베이어 배토량은 스크류컨베이어 최대 배토량의 약 20%로 나타났다(표준편차: 1.3%). 본 연구 결과는 암반용 TBM 설계 및 암반에서의 TBM 굴착 시 스크류컨베이어 운용에 참고할 수 있는 자료로 사용될 수 있을 것으로 예상된다.