• 대한전자공학회논문지SP
• /
• 제42권2호
• /
• pp.69-80
• /
• 2005

최근 영상 및 광학 소자 산업의 발달과 디지털 방송으로 TV등의 디스플레이 장치들이 슬림화 및 대형화되는 추세에 따라 기존 CRT를 대신하고 있다. 특히 LED, Laser등을 이용한 광 색역 디스플레이 장치들은 CRT에서는 표현할 수 없는 고채도의 색을 표시한 수 있는데 기존의 TV신호를 그대로 적용할 경우 색상의 왜곡이 큰 부작용으로 작용한다. 따라서 본 논문에서는 이와 같은 광 색역 디스플레이 장치에서 색상의 왜곡을 없애고 기존 CRT에 비해 넓은 색역을 충분히 활용할 수 있는 색역 사상에 대하여 연구하였다. 색역 사상은 동일색상에서 채도를 향상 시키는 방법이 일반적으로 사용되나 채도의 과도 상승으로 인한 부작용이 나타난 수 있다. 따라서 본 논문에서는 이러한 부작용을 방지하기 위해 밝기와 채도를 같이 상승 시키는 벡터 사상을 제안 하고자 한다. 이 벡터 사상은 색도가 변하지 않아서 영상이 보다 자연스럽다는 장점이 있다. 또 입력과 출력 색역의 기하학적 특성에 따라서 발생할 수 있는 계조 뭉침이나 윤곽선 효과를 색역 맞춤을 통해 보상하였다. 이와 같은 색역 사상과 색역 맞춤을 이용하여 광색역 디스플레이에서 색상 왜곡을 방지하고 자연스러운 영상을 재현할 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.9-16
• /
• 2005

터보부호는 반복복호가 진행됨에 따라서 AWGN 채널 환경에서 BER 성능이 향상된다는 것은 잘 알려진 사실이다. 그러나 다양한 채널 환경하에서 반복복호 횟수가 증가하면 무의미한 반복이 이루어져서 복호하는데 필요한 복호 지연시간과 계산량이 증가하게 되는 단점을 가진다. 따라서 본 논문에서는 터보부호의 계산량과 평균 반복복호 횟수를 크게 감소시킬 수 있는 효율적인 반복중단 알고리즘을 제안한다. 제안된 반복중단 알고리즘은 고정된 반복 횟수 이전에 반복복호를 효율적으로 중단시킬 수 있는 기법으로써 터보복호기의 최종 출력값인 LLR의 분산값을 중단조건으로 이용하여 BER 성능의 손실없이 계산량과 평균 반복복호 횟수를 크게 감소시킬 수 있음을 확인하였다. 모의실험 결과, 제안된 알고리즘의 계산량은 SCR 알고리즘과는 비슷하였으나 CE 알고리즘과 비교하여 약 $40\%$ 정도 줄일 수 있었다. 또한, 제안된 알고리즘의 평균 반복복호 횟수는 HDA 알고리즘이나 SCR 알고리즘과 비교하여 높은 SNR에서 각각 최대 $9.94\%$와 $8.32\%$ 정도의 감소효과를 나타냈으며 CE 알고리즘과 비교하여 약 $2.16\%{\~}7.84\%$ 정도의 감소효과를 나타내었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.29-39
• /
• 2015

본 논문은 모바일 광학식 손떨림 보정(OIS) 움직임 검출부의 성능과 안정도를 높이기 위하여 퍼지기반 손떨림 상태 검출 및 오차 보상 알고리즘의 설계 및 구현을 기술한다. OIS 움직임 검출을 위한 자이로 센서 출력에는 소자의 고유 오차가 포함되어 있기 때문에 신속한 손떨림 보정과 안정적인 손떨림 상태 검출을 위해서 정확한 오차 보상이 요구된다. 본 연구에서는 퍼지 알고리즘을 기반으로 낮은 연산량을 통해서 손떨림 주파수에 대한 각도 및 위상 오차를 신속하게 줄여서 보정 성능을 개선하였다. 또한 손떨림 각도 크기에 따라 {정지, 작은 손떨림, 큰 손떨림, 팬/틸트} 등의 손떨림 상태를 적절히 구분해서 시스템의 안정성을 향상시켰다. 모바일 OIS 움직임 검출부를 위해 제안된 알고리즘의 성능 및 안정도를 실제 손떨림과 같은 2~12Hz 주파수 범위의 ${\pm}0.5^{\circ}$, ${\pm}0.8^{\circ}$ 손떨림 진동에 대해서 정량적 및 정성적 실험으로써 평가하였다. 실험결과를 통해서 기존 BACF/DCF 알고리즘과 비교해서 평균 3.71dB의 개선된 성능을 검증하였고, 4가지 손떨림 상태를 안정적으로 검출하는 동작을 확인하였다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.21-27
• /
• 2008

본 논문에서는 CMOS $0.18-{\mu}m$ 공정을 이용한 16:1 바이너리-트리 멀티플렉서(MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 $0.18-{\mu}m$ CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 $mm^2$이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제45권4호
• /
• pp.50-58
• /
• 2008

본 논문에서는 대역 제한된 색도 신호에 의해 발생하는 색 번짐 현상을 TV 수신단이나 MPEG 디코더에서 효과적으로 개서하는 색 버짐 개선 방법을 제안한다. 비디오 영상 신호는 영상의 밝기 정보를 가지고 있는 한 개의 휘도 신호와 색상 정보를 가지고 있는 두 개의 색도 신호로 구성되어 있으며 사람의 눈이 미세한 면적에 대해서는 색의 변화를 거의 인식하지 못하는 점을 이용하여 색도 신호의 고주파 정보를 제한하고 있다. 하지만 HDTV와 같은 고화질 화상 제품이 생산됨에 따라 색 번짐 현상이 화질 저하의 요인으로 인식되기 시작하였다. 본 논문에서는 영상 융합 기술을 이용하여 색도 신호보다 더 많은 고주파 정보를 가지고 있는 휘도 신호의 고주파 성분을 이용하여 손상된 색도 신호의 고주파 성분을 추정하는 방법을 제안한다. 휘도 신호로부터 추출된 고주파 성분은 추정된 색도 신호와 원본 색도 신호 사이에 발생하는 에러의 ${\iota}_2-norm$이 최소화 되도록 설계된 공간 적응적 가중치에 의해서 적절히 조절된 후에 입력 색도 신호와 결합되어 색 번짐이 개선된 색도 신호를 얻을 수 있게 하다. 제안하는 색 번짐 개선 방법은 색도 신호의 해상도를 휘도 신호의 해상도만큼 향상시키기 때문에 자연스러운 결과를 출력하며 또한 기존의 방법에서는 개선하기 힘들었던 좁은 경계에서의 색 번짐 현상도 효과적으로 개선한다. 실험 결과에서는 제안된 방법이 기존의 방법에 비해 시각적 및 수치적인 면에서 뛰어난 결과를 보임을 확인할 수 있다.

• 한국전자파학회논문지
• /
• 제25권11호
• /
• pp.1172-1182
• /
• 2014

최근 모바일 기기는 더욱 더 경량화, 집적화되고 있을 뿐만 아니라, 안테나 출력의 향상을 위해 주파수 대역이 높아지면서 안테나로부터 방사되는 전자파가 기기 내부의 회로에 영향을 주어, 전체적으로 기기의 성능을 악화시키는 EMI(Electro Magnetic Interference) 문제가 빈번히 발생하게 되었다. 본 논문에서는 기기의 안테나로부터 인접한 내부 전송선로에 전달되는 노이즈 전력을 예측하기 위한 방법론을 제시한다. 전송선로에 전달되는 노이즈 전력은 기본적으로 안테나 내부 임피던스와 전송선로의 부하 임피던스에 따라 달라지지만, 그 변화의 폭이 크지 않아서 안테나와 전송선로 사이의 S-parameter 제곱의 형태로 전달되는 전력 이득의 크기로 나타낼 수 있음을 보였으며, 이렇게 정의된 전력 전달 인덱스(index)를 이용하여 전송선의 기하학적 형태에 따라서 달라지는 노이즈 전력을 표현하였다. 그 결과, 안테나의 위치의 변화에 따라서 전달되는 노이즈 전력에는 많은 차이가 났으며, 특히 굽은 전송선로에서 많은 노이즈 전달이 발생함을 알 수 있었다. 또, 이와 같은 실험적인 결과가 EM 시뮬레이션을 이용한 결과와 잘 일치하였고, 근거리, 원거리장에서의 전기장 분포를 고려할 때 그 결과들이 물리적으로 유의함을 보였다. 본 논문에서 사용한 EM 시뮬레이터는 Ansys HFSS이며, FPCB에서 많이 사용하는 Ground가 있는 CPW(Coplanar Waveguide) 형태의 전송선로를 사용하였다.

• 조명전기설비학회논문지
• /
• 제19권3호
• /
• pp.27-34
• /
• 2005

본 논문에서는 2개의 컨버터 구조를 갖는 삼상 계통 연계형 UPS에 대하여 연구한다. 삼상UPS시스템은 2개의 능동 전력 보상기 구조로 이루어져 있다. 하나는 직렬형으로 .전원전압과 동상의 전압원으로 동작하여 전원전압의 변동, 왜곡시에도 정현파 전원전류와 고역률을 갖도록 동작한다. 병렬형은 전원전압과 위상을 맞춘 종전의 정현파 전압원으로 동작하여 부하에 안정되고 낮은 THD를 갖는 정현파 전압을 공급한다. 본 논문에서는 직렬형, 병렬형 능동보상기에서 전원전압의 크기에 따라 충전 방법에 대하여 제시한다. 종전의 계통 연계형 UPS는 DC 충전과 출력전압을 동시에 제어하였는데, 2개의 컨버터 구조를 갖는 UPS 시스템에서는 직렬형 보상기도 DC 충전을 할 수 있어 직렬형과 병렬형을 사용한 충전 알고리듬을 연구할 필요가 있다. 따라서 DC link단의 전압을 안정시켜 본래의 직렬형, 병렬형 구조의 보상기의 안정성 향상에 기여할 수가 있다. 제안된 방법의 타당성은 시뮬레이션과 실험 결과를 통하여 입증된다.