Design of an 1.8V 6-bit 2GSPS CMOS ADC with an One-Zero Detecting Encoder and Buffered Reference

One-Zero 감지기와 버퍼드 기준 저항열을 가진 1.8V 6-bit 2GSPS CMOS ADC 설계

  • Park Yu Jin (System IC Design Lab. School of Semicondutor Science, Dongguk University) ;
  • Hwang Sang Hoon (System IC Design Lab. School of Semicondutor Science, Dongguk University) ;
  • Song Min Kyu (System IC Design Lab. School of Semicondutor Science, Dongguk University)
  • 박유진 (동국대학교 반도체과학과) ;
  • 황상훈 (동국대학교 반도체과학과) ;
  • 송민규 (동국대학교 반도체과학과)
  • Published : 2005.06.01

Abstract

In this paper, CMOS A/D converter with 6bit 2GSPS Nyquist input at 1.8V is designed. In order to obtain the resolution of 6bit and the character of high-speed operation, we present an Interpolation type architecture. In order to overcome the problems of high speed operation, a novel One-zero Detecting Encoder, a circuit to reduce the Reference Fluctuation, an Averaging Resistor and a Track & Hold, a novel Buffered Reference for the improved SNR are proposed. The proposed ADC is based on 0.18um 1-poly 3-metal N-well CMOS technology, and it consumes 145mW at 1.8V power supply and occupies chip area of 977um $\times$ 1040um. Experimental result show that SNDR is 36.25 dB when sampling frequency is 2GHz and INL/DNL is $\pm$0.5LSB at static performance.

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

Keywords

References

  1. David A. Johns and Ken Martin, 'Analog Integrated Circuit Design', John Wiley & Sons Inc., 1997, pp. 463-486
  2. 이승훈, 김범섭, 송민규, 최중호 공저, 'CMOS 아날로그 / 혼성모드 직접시스템 설계', 시그마프레스, 1999
  3. A. Agoston, 'Travelling wave sampler.' U. S. Patent Number 4,647,795, Mar. 1987
  4. Y. Akazawa, A. Iwata, T. Wakimoto, T. Kamato, H. Nakamura, and H. Ikawa, 'A 400MSPS 8b flash A/D conversion LSI.' in International Solid State Circuits Conference, pp. 98-99, IEEE, Feb. 1987
  5. Behzard Razabi 'Principles of Data Conversion System Design' IEEE PRESS, 1995. pp. 127-132
  6. Peter J. Lim and Bruce A. Wooley, 'A High-Speed Sample-and-Hold Technique Using a Miller Hold Capacitance', IEEE Journal of Solid State Circuits, vol. 26, pp. 643-651, Apr. 1991 https://doi.org/10.1109/4.75067
  7. R. Jacob Baker, Harry W. Li, DAvid E. Boyce 'CMOS circuit Design, Layout, and simulation' IEEE PRESS 1997 pp. 84-88
  8. Peter scholtens, Maarten Vertergt 'A 6b 1.6GSample/s Flash ADC in 0.18um CMOS using Averaging Termination.' in international Solid State Circuits Conference, pp. 168-169, IEEE, Feb. 2002