• 대한의용생체공학회:의공학회지
• /
• 제21권5호
• /
• pp.477-485
• /
• 2000

본 논문에서는 신경신호기록을 위한 반도체 미세전극용 전치증폭기의 잡음특성을 설계하기 위한 체계적인 방법을 제시한다. 세포외기록(extracellular recording)에 의하여 측정된 신경신호와 전형적인 CMOS소자의 저주파 잡음특성을 함계 고려하여 전체 신호대잡음비를 계산하였다. 2단 CMOS 차동증폭기에 대한 해석과 함께 신호대잡음비에 중요한 영향을 끼치는 요소들에 대하여 설명하였다. 출력잡음전력에 대한 해석적인식을 유도하였으며 이로부터 회로설계자가 조절할 수 있는 주파수응답과 소자 파라미터들을 결정하였다. 입력소자의 크기와 트랜스컨덕턴스의 비가 최적영역으로부터 약간 벗어날 경우에 신호대잡음비가 크게 저하됨을 보였다. 이와 함께 만족스런 잡음특성을 위한 증폭이의 설계 변수 값들도 제시하였다.

• 한국통신학회논문지
• /
• 제28권10A호
• /
• pp.807-815
• /
• 2003

MultiCode-CDMA(MC-CDMA) 시스템은 채널수가 증가할수록 신호의 PAPR(Peak to Average Power Ratio)이 증가하게 되어 증폭기의 비선형 특성에 의해 시스템 성능이 열화된다. MultiPhase Clipped MultiCode CDMA(MP-CDMA)[1] 시스템은 이러한 증폭기의 비선형 특성에 의한 시스템 성능 열화를 상쇄한다. 본 논문에서는 변조방식을 MPSK가 아닌 차동 부호화된 MPSK 방식을 사용했고 이렇게 변형된 시스템을 DMP-CDMA 시스템이라고 부를것이다. 차동 검출 방식을 적용한 DMP-CDMA 시스템은 위상 보정을 위한 모듈이 필요없고, 파일럿(pilot) 신호를 위한 추가적인 데이터 전송이 필요 없다는 장점을 가진다. 그러나 동기 검출을 사용한 시스템에 비해서 약 4.0dB의 성능열화를 보인다. 차동 검출 방식을 사용한 DMP-CDMA 시스템의 성능 열화를 보상하기 위해서 다중 심볼 차동 검출 방식을 적용한 결과 차동 검출 방식에 비해서 약 3.6dH의 성능 개선 효과를 보았다.

• 대한의용생체공학회:의공학회지
• /
• 제20권2호
• /
• pp.205-212
• /
• 1999

수술실에서 수술도중 환자의 뇌파를 관찰하고자 할 경우에 전기수술기를 사용하게 되면 매우 높은 주파수와 큰 전압의 전기적 잡음이 발생하게 되며, 기존의 뇌파측정기는 이 잡음에 의해서 포화되어 뇌파 측정이 불가능하다. 본 연구에서는 고신뢰도의 뇌파 측정용 CSA 시스템을 구성하기 위하여 전기수술기의 간섭이 적은 양극 뇌파증폭기를 개발하고자 하였다. 개발된 양극 뇌파 증폭기는 balanced filter를 사용하여 전기수술기의 잡음이 뇌파 증폭기의 입력으로 들어가는 것을 줄이도록 하였으며, 전치증폭기의 전원과 신호를 접지와 분리하여 전기수술기에서 나온 전류가 뇌파 증폭기를 통해 접지로 흘러 들어가는 경로를 차단하였고, 높은 주파수에서도 CMRR 특성이 좋은 차동증폭기를 사용하여 고주파 성분의 공통 성분 잡음을 제거함으로써 전기수술기의 잡음을 상당히 줄일 수 있었다. 이와 같이 개발된 양극 뇌파증폭기는 고이득, 저잡음, 높은 CMRR, 고입력 임피던스, 낮은 열잡음 등의 특성을 가지므로 순수한 뇌파의 측정에 유용하며, 전기수술기를 사용할 경우에도 지속적으로 뇌파를 측정할 수 있는 고신뢰도의 CSA 시스템의 구현에 이용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.836-845
• /
• 2001

고정도 전류-모드 신호 처리를 위한 새로운 완전-차동형 바이폴라 전류 감산기(FCS)와 이를 이용한 전류-제어 전류 증폭기(CCCA)를 설계했다. 완전-차동 전류 출력을 얻기 위해, FCS는 낮은 전류-입력 임피던스를 갖는 두 개의 전류 폴로워가 좌우 대칭적으로 구성되어 있다. CCCA는 출력전류를 바이어스 전류로 제어하기 위해 완전 차동형 전류 감산기(FCS)와 단일 전류 출력단을 갖는 전류 이득 증폭기(CGA)로 구성되었다. 시뮬레이션 결과 FCS는 5 Ω의 전류-입력 임피던스와 우수한 선형성을 갖는다는 것을 확인하였다. 또한, CCCA는 바어이스 전류를 100μA에서 20 mA까지 가변했을 경우 20 MHz의 3-dB 차단 주파수를 갖는다는 것을 확인하였다. FCS와 CCCA의 전력 소비는 각각 1.8 mW와 3 mW이다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.393-396
• /
• 2018

본 논문은 65-nm 저전력 CMOS 공정을 이용해 94 GHz 대역 저잡음 증폭기를 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 4단 차동 공통소스 구조를 가지며, 트랜스포머를 사용해 각 단 및 입출력 임피던스 정합 회로를 구성했다. 제작한 저잡음 증폭기는 94 GHz에서 최대 전력 이득 25 dB을 보이며, 3-dB 대역폭은 5.5 GHz이다. 제작한 칩의 면적은 패드를 포함해 $0.3mm^2$이며, 1.2 V 공급 전원에서 46 mW의 전력을 소비한다.

• 한국전자파학회논문지
• /
• 제28권10호
• /
• pp.832-835
• /
• 2017

본 논문은 고속 무선 데이터 통신을 위한 V-band 차동 저잡음 증폭기를 65-nm CMOS 공정을 이용하여 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 3단 공통소스 구조이며, MOS 커패시터를 이용한 커패시턴스 중화 기법을 적용하였고, 트랜스포머를 이용하여 각 단의 임피던스 정합을 구현하였다. 제작한 저잡음 증폭기는 63 GHz에서 최대 이득 23 dB을 보이며, 3 dB 대역폭은 6 GHz이다. 제작한 칩의 크기는 패드를 포함하여 $0.3mm^2$이며, 1.2 V 공급 전원에서 32 mW의 전력을 소비한다.

• 대한전자공학회논문지
• /
• 제9권4호
• /
• pp.17-24
• /
• 1972

값싼 부품으로 쉽게 제작 할수 있는 증폭기의 연구로서 이 고성능 차동 중폭기는 높은 입력 임피단스, 조정할 수 있는 이득, 낮은 입력잡음과 낮은 출력임피단스로 구성되어있다. 잡음을 거의 증폭하지 않고, 저입력을 위한 고성능 증폭기는 매우 낮은 신호의 높은 증폭이 요구되는 기기에 매우 유용하게 응용된다.

• 한국추진공학회지
• /
• 제3권4호
• /
• pp.12-22
• /
• 1999

Class-B 증폭기를 사용하는 가진기 시스템의 운용으로 인하여 다른 전자 시스템에 전자파 장해가 나타날 수 있으며, 이런 경우에 사용자가 이 장해를 해결하기 위하여 필요한 대책을 마련하기를 요구하고 있다. 한 가진기 시스템에서는 공통모드 잡음전압의 효과를 줄이기 위하여 Class-D 증폭기에서 차동증폭기가 사용되었고, 다른 가진기 시스템에서는 접지루프를 막기 위하여 변압기가 삽입되었다. 이 방법들은 이전에 발생하였던 불필요한 진동의 감소를 보여주고 있다. 전하증폭기의 변압기가 접지루프를 방지하기 위하여 Class-AB 증폭기를 사용한 가진기 시스템에서 수 년간 사용되었으나, Class-D 증폭기를 사용하는 가진기 시스템에서 이것은 잡음에 민감하였다. 따라서 전하증폭기와 진동 제어분석 시스템 사이의 접지루프를 변압기를 사용하지 않고 해결하였다. 이 방법의 유용성이 실험결과를 통하여 확인되었다.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.54-62
• /
• 1999

본 논문에서는 실내 무선광연결에 사용될 수 있는 차동검출기에서 잡음광의 결합비와 차동이득비에 따른 신호대 잡음비의 개선에 대하여 분석하고 실험하였다. 차동검출기는 2개의 포토다이오드와 1개의 차동증폭기 로 이루어지며, 차동이득비가 잡음광의 결합비와 같을 때 잡음광이 소거되어 약 20 dB의 선호대잡음비를 개 선하였다. 차통검출기는 실내의 무선광연결에서 주변의 강한 잡음광의 영향을 개선하거나 인접된 채널광에 의한 혼선의 영향을 없애는 데에 매우 효과적이다. 이 방법은 선호광과 유사한 파장의 잡음광이 발생하는 경 우에도 잡음개선효과가 았다.

• 전자공학회논문지A
• /
• 제29A권7호
• /
• pp.82-88
• /
• 1992

This paper presents one of the first comprehensive studies of how hot electron degradation impacts the input offset voltage of a CMOS differential amplifiers. This study utilizes the concept of a virtual source-coupled MOSFET pair in order to evaluate offset voltaged egradation directly from individual device measurement. Next, analytical models are developed to describe the offset voltage degradation. These models are used to examine how hot electron induced offset voltage is affected with the device parameters.