• 전자공학회논문지
• /
• 제51권10호
• /
• pp.87-95
• /
• 2014

본 논문에서는 이중 채널 CIS(CMOS Image Sensor) 인터페이스를 위한 수신기 설계에 대해서 기술한다. 두 채널은 각각 CTLE(Continuous-Time Linear Equalizer)를 포함하며 샘플러, 병렬 변환기 그리고 clocking 회로로 구성되어 있다. Clocking 회로는 PLL, PI, CDR을 포함한다. CDR은 PI 기반이며 OSPD(Over Sampling Phase Detector)와 FSM(Finite State Machine)을 추가하여 빠른 락 소요 시간과 지연 시간, 향상된 jitter tolerance를 갖도록 하였다. CTLE는 3 GHz에서 -6 dB 손실을 갖는 채널의 ISI(Inter Symbol Interference)를 제거하며 CDR은 8000 ppm 이하의 주파수 오프셋에 대해 1 baud period 이내의 빠른 락 소요 시간을 갖는다. 65 nm CMOS 공정을 이용하여 설계하였으며 eye diagram에서 최소 368 mV의 전압 마진과 0.93 UI의 시간 마진을 갖는다.

• 대한전자공학회논문지TC
• /
• 제37권12호
• /
• pp.32-37
• /
• 2000

T-모양 급전선을 갖는 개구-결합 마이크로스트립 안테나인 새로운 방법을 제안하였다. 시간영역 유한차분(FDTD) 법을 적용하여 안테나의 특성들을 해석하고, 최대 대역폭을 갖는 안테나를 설계하였다. 안테나를 모델링하여 파의 진행과정과 전계분포를 시간 영역에서 계산하였다. 그리고 FDTD 법으로 얻은 값들을 Fourier 변환시켜 반사손실, 전압 정재파비, 입력 임피던스를 주파수 영역에서 각각 계산하였다. 패치의 길이와 폭, 슬롯의 길이와 폭, T-모양 급전선의 길이, offset 따라 대역폭이 변하였다. 측정된 % 대역폭은 중심 주파수 2.5 GHz에서 49.2 ％의 광대역 특성을 얻었으며, 이들 결과들은 계산값과 비교적 잘 일치하였 다.

• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.46-54
• /
• 1998

직선 또는 필라멘트 모양의 NiCr 박막 히터 및 Bi-Sb 박막 열전퇴(thermopile)로 구성되는 평면형 Bi-Sb 다중접합 열전변환기를 제작하고, 10 Hz에서부터 10 ㎑까지의 교류 입력신호에 대한 변환기의 교류-직류 변환 특성을 논의하였다. 변환기의 열감도를 증가시키고 또한 교류-직류 변환오차를 감소시키기 위하여, NiCr 히터 및 Bi-Sb 열전퇴의 고온 접합부를 열차단막 역할을 하는 Si₃N₄/SiO₂/Si₃N₄ 다이아프램위에 각각 형성하였고, 열전퇴의 저온 접합부는 방열판 역할을 하는 실리콘 림(rim)에 의해 지지되는 Si₃N₄/SiO₂/Si₃N₄ 박막위에 형성하였다. 단일 bifilar NiCr 히터가 내장된 변환기의 열감도는 공기 및 진공중에서 각각 약 14.0 ㎷/㎽ 및 54.0 ㎷/㎽였고, 교류-직류 전압 및 전류 변환 오차범위는 공기중에서 각각 약 ±0.60 ppm 및 ±0.11 ppm이었다. 변환기의 교류-직류 변환 정확도가 상용 3차원 구조의 다중접합 열전변환기의 것보다 훨씬 더 높게 개선되었으나, 시간에 따른 출력 열기전력의 변화는 비교적 높게 나타났다.

• 한국전자파학회논문지
• /
• 제22권9호
• /
• pp.833-839
• /
• 2011

본 논문에서는 다양한 변조 신호에 대한 1.8 GHz 대역 VSWR을 구하는 방법을 제시하였다. 방향성 결합기를 이용하여 입사 전력과 반사 전력을 측정하였으며, 측정 회로 크기와 비용을 최소화하기 위해 SPDT(Single Pole Double Throw) 스위치를 사용하여 한 개의 검파기와 한 개의 AD(Analog to Digital) 변환기로 회로 구현이 가능하게 되었다. MCU(Micro Control Unit)를 이용하여 전압 반사 계수와 VSWR을 계산하였으며, 다양한 변조 신호에 대한 측정오차를 줄이고 MCU의 처리 시간 및 부하를 최소화하기 위해, 간단한 버블정렬 알고리즘을 적용하여 비적용한 경우보다 0.2의 VSWR 오차를 개선할 수 있었다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.

• 전기전자학회논문지
• /
• 제15권4호
• /
• pp.319-323
• /
• 2011

본 논문에서는 Mobile 기기의 다양한 기능을 지원하기 위해 사용되는 내부 회로들의 낮은 전압 레벨을 지원하기위해 가장 널리 사용되는 SMPS(Switch Mode Power Supply)방식의 Buck converter를 설계한다. 제안된 Buck converter는 넓은 부하 영역에서 높은 효율을 가지는 것을 목적으로 일반적인 구동 방식인 PWM (Pulse Width Modulation)Mode의 고 효율 저 리플 특성 구현 외에 PFM(Pulse Frequency Modulation) Mode를 적용하여 낮은부하 조건 혹은 부하를 사용하지 않는 대기 시간에서도 고 효율 저 리플 특성을 가지는 Dual mode synchronous buck converter를 설계한다. 이를 위해 본 논문에서는 부하 변동 시에 PWM - PFM Mode로의 효율적인 변환방법 및 저 리플 특성을 위한 방법을 제안한다. 또한 제안된 IC는 Mobile 기기에 부합하는 입력 전압 범위 2.5V-5V를 가지며, 2.5Mhz의 높은 주파수로 동작하여 리플 특성이 양호하고 집적화가 유리하다. 고효율을 위하여 Synchronous Type 설계 및 Dynamic Control 방식을 적용하였다. 보호 기능으로는 회로 동작의 초기 시에 발생하는 Inrush Current를 방지하기 위한 Soft start function 외에 Current limit, Thermal shutdown function, UVLO 회로가 내장되어 신뢰성을 높였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.87-93
• /
• 2010

본 논문에서는 디지털 위상동기루프에서 사용하는 고해상도와 넓은 입력 범위를 가지는 2 단계 시간-디지털 변환기(TDC)구조를 제안한다. 디지털 위상동기루프에서 디지털 오실레이터의 출력 주파수와 기준 주파수와의 위상 차이를 비교하는데 사용하는 TDC는 고해상도로 구현되어야 위상고정루프의 잡음 특성을 좋게 한다. 기존의 TDC의 구조는 인버터로 구성된 지연 라인으로 이루어져 있어 그 해상도는 지연 라인을 구성하는 인버터의 지연 시간에 의해 결정되며, 이는 트랜지스터의 크기에 의해 결정된다. 따라서 특정 공정상에서 TDC의 해상도는 어느 값 이상으로 높일 수 없는 문제점이 있다. 본 논문에서는 인버터보다 작은 값의 지연 시간을 구현하기 위해 위상-인터폴레이션 기법을 사용하였으며, 시간 증폭기를 사용하여 작은 지연 시간을 큰 값으로 증폭하여 다시 TDC에 입력하는 2 단계로 구성하여 고해상도의 TDC를 설계하였다. 시간 증폭기의 이득에 영향을 주는 두 입력의 시간 차이를 작은 값으로 구현하기 위해 지연 시간이 다른 두 인버터의 차이를 이용하여 매우 작은 값의 시간 차이를 구현하여 시간증폭기의 성능을 높였다. 제안하는 TDC는 $0.13{\mu}m$ CMOS 공정으로 설계 되었으며 전체 면적은 $800{\mu}m{\times}850{\mu}m$이다. 1.2 V의 공급전압에서 12 mA의 전류를 사용하며 0.357 ps의 해상도와 200 ps의 입력 범위를 가진다.

• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.197-204
• /
• 2010

본 논문은 저 전압 및 저 왜곡 스위치형 커패시터 (switched-capacitor, SC)를 적용한 새로운 형태의 몸체효과 보상형 스위치 구조를 제안한다. 제안된 회로는 저 전압 SC회로를 위해서 rail-to-rail 스위칭을 허용하며, 기존의 부트스트랩 된 회로 (19dB)보다 더 우수한 총 고조파 왜곡을 가진다. 설계된 2-1 캐스케이드 시그마 델타 변조기는 통신 송수신 시스템내의 오디오 코덱을 위한 고해상도 아날로그-디지털변환을 수행한다. 1단 폴드형 캐스코드 연산증폭기 및 2-1 캐스케이드 시그마 델타 변조기는 0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었으며, 2.7V에서 동작한다. 연산증폭기의 1% 정착시간은 16 pF의 부하 용량에 대해 560ns를 보였다. 제작된 시그마 델타 변조기에 대한 검사는 비트 스트림 검사 및 아날로그 분석기를 이용하여 수행 되었다. 다이크기는 $1.9{\times}1.5\;mm^2$였다.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1852-1857
• /
• 2007

SSB 무선모뎀은 데이터의 디지털 전압레벨을 가청주파수로 변환하는 변조와 역으로 가청주파수를 데이터의 디지털 전압레벨로 변환하는 복조과정을 거치는데 변 복조기는 하나의 DSP 칩을 이용하여 구현하였다. SSB의 특성상 주파수가 변할 때 인접한 두 주기에서 왜곡이 발생하는데 이것은 음성통신방식에는 아무런 영향을 주지 않으나 데이터 전송할 때는 심각한 영향을 준다. 다시 말하면 인접해 있는 2주기는 데이터 전송을 할 수 없다. 그래서 2-tone FSK방식을 사용하는 경우, 1비트를 보내기 위해 최소 3주기 이상을 보내야 한다. 그러므로, 고속전송을 위해서는 1개의 tone 신호를 보내는 변형된 위상지연 방식을 사용하여 모뎀을 구현하였다. 1200bps를 전송모드에서는 1.3kHz 심볼주파수에 지연시간 0과 $187{\mu}s$을 발생시켰고 2400bps 모드에서는 1.5kHz 심볼주파수에 0, $70{\mu}s,\;130{\mu}s$ 및 $200{\mu}s$의 지연시간을 두어 구현하였다. 최고전송속도 3600bps 모드에서는 2.0kHz 심볼주파수에 0, $100{\mu}s,\;160{\mu}s$ 및 $250{\mu}s$의 지연시간을 두어 구현하였다. 이상의 방법으로 SSB 모뎀을 구현하였으며 기존 독일의 PACTOR와 미국의 CLOVER계열의 스펙트럼과 비교했을 때 SSB 통과대역폭은 거의 비슷하였고 대역폭내의 신호대잡음비를 비교한 결과 본 연구 구현한 모뎀의 파형이 20dB정도 높은 이득으로 전송되는 우수한 특성을 보였다. 실제 전송시험 결과에서도 송수신 Platform에 데이터가 정확하게 수신되고 있음을 확인하였다.