• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.10a
• /
• pp.717-718
• /
• 2013

The output frequency of VCO(Voltage-Controlled Oscillator) with input frequency is changed if CMOS channel length and width are changed. In this paper, the electrical characteristics of VCO circuit is used as a part of FLL circuit are simulated with CMOS channel width. And the method is introduced to improve the reliability characteristics of VCO with channel width variation.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.1
• /
• pp.135-141
• /
• 2014

In this paper, the device design guideline to reduce the threshold voltage variation with fin width in junctionless MuGFET has been suggested. It has been observed that the threshold voltage variation was increased with increase of fin width in junctionless MuGFETs. To reduce the threshold voltage variation with fin width in junctionless MuGFETs, 3-dimensional device simulation with different gate dielectric materials, silicon film thickness, and an optimized fin number has been performed. The simulation results showed that the threshold voltage variation can be reduced by the gate dielectric materials with a high dielectric constant such as $La_2O_3$ and the silicon film with ultra-thin thickness even though the fin width is increased. Particularly, the reduction of the threshold voltage variation and the subthreshold slope by reducing the fin width and increasing the fin numbers is known the optimized device design guideline in junctionless MuGFETs.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.198-198
• /
• 2000

3전극 면방전형 AC-PDP의 구동에 있어서 방전유지 펄스의 폭에 따른 전기적 특성의 변화, 즉 방전 개시전압, 방전 유지전압, 메모리 상수, 셀 내 정전용량, 벽전하량, 벽전압 및 휘도 및 방전전력 측정을 통한 발광효율 등을 측정하였다. 본 연구를 위하여 셀핏치 1,080$mu extrm{m}$의 test panel을 제작하였다. 방전 유지전극의 폭과 간격은 각각 260$\mu\textrm{m}$, 100$\mu\textrm{m}$, 유전층은 30$\mu\textrm{m}$, 격벽은 120$\mu\textrm{m}$로 제작하였다. 방전유지전극에 300ns의 상승시간을 갖는 사각파를 10~50kHx의 다양한 진동수범 위에서 펄스의 폭을 변화시키면서 방전전압과 메모리 상수등을 측정하고, 각 경우 휘도와 방전소모전력을 측정하여 최종적으로 효율을 비교하였다. 진동수의 증가나 펄스 폭의 증가에 따라 방전 전압이 감소함을 확인하였고, 특정한 펄스 폭일 때 자기소거방전이 생김을 관측하였다. 또한 특정 펄스 폭에 대하여 특정 진동수로 전압을 인가할 경우 자기 소거방전이 있음에도 불구하고 방전전류가 유지되는 특성이 있음을 관측하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.203-203
• /
• 2000

VDS(Versatile Driving Simulator) 시스템을 이용하여 방전유지전압펄스의 휴지기 변화에 따른 공간전하의 거동과 벽전하, 벽전압 및 효율 특성을 연구하였다. 이때 휴지기 변화에 따른 실험을 위하여 방전유지전압의 진동수 및 duty ratio를 변화시켰고, 사용된 테스트 패널은 전극폭 260um, 전극간격 100um, 격벽높이 120um, 기압은 400Torr로 Ne-Xe(4%) 기체를 사용하였다. 이 결과로부터 방전유지전압펄스의 휴지기 변화에 따른 벽전하, 벽전압 및 효율 측정을 통하여 최적의 방전유지전압펄스의 조건을 결정할 수 있으며, 이는 AC PDP의 효율 향상에 기여할 것으로 판단되어 진다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.6
• /
• pp.1266-1272
• /
• 2012

An InGaZnO thin film transistor with different gate lengths and widths have been fabricated and their device degradations with device sizes have been also performed after negative gate bias stress. The threshold voltage and subthreshold swing have been decreased with decrease of gate length. However, the threshold voltages were increased with the decrease of gate lengths. The transfer curves were negatively shifted after negative gate stress and the threshold voltage was decreased. However, the subthreshold swing was not changed after negative gate stress. This is due to the hole trapping in the gate dielectric materials. The decreases of the threshold voltage variation with the decrease of gate length and the increase of gate width were believed due to the less hole injection into gate dielectrics after a negative gate stress.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.237-237
• /
• 1999

전극폭 300um, 전극간격 100um, 격벽높이 130um로 자체 제작한 테스트 패널에서 방전개시전압과 최소 방전유지전압 사이에서 방전유지전압 변화에 따른 벽전하, 벽전압을 측정하였다. 이 실험에서는 Ne가스와 Ne-Xe 혼합가스를 이용하였다. 이 결과로부터 방전유지전압 변화에 따른 벽전하, 벽전압을 통하여 최적의 방전유지전압 조건을 결정할 수 있으며, 이는 AC-PDP의 효율 향상에 기여할 것으로 판단되어 진다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.248-248
• /
• 2011

유전체 모세관을 이용한 해수에서의 펄스고전압 방전 특성을 연구하였다. 내경 1, 2, 3 mm의 구멍이 뚫린 Quartz 블럭에 외경 1, 2, 3 mm의 SUS 핀을 삽입하였고 삽입된 핀의 끝이 해수에 담구어 지도록 하여 고전압 방전을 발생 시켰다. 인가된 펄스 고전압은 5 kHz의 반복 주파수를 가지며, Pulse 폭을 $1{\sim}2.5{\mu}sec$까지 변화 시켜 전압전류 파형과 방전양상을 살펴 보았다. 방전은 펄스폭 변화에 따라 전해전도 전류에 의한 모세관 가열, 모세관내 미세기포형성, 기포내의 코로나 방전 개시 그리고 글로우 또는 아크방전으로 발전하는 것을 확인하였다. 모세관의 길이는 각각의 구경에 대하여 5 mm, 10 mm 두 가지로 변화하여 실험하였고, 모세관 길이 10 mm 조건에서는 방전이 매우 불안정 하였다. 각각의 방전조건별로 1~5분간 방전을 진행하여 해수내의 유리염소의 농도 변화를 살펴본 결과 방전모드가 글로우 또는 아크 방전 모드에서 단위 에너지당 유리염소 발생 수율이 큰 폭으로 증가하는 것을 확인할 수 있었다.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1998.05b
• /
• pp.262-266
• /
• 1998

하나로 핵연료의 피복관과 봉단마개 재료로 사용되는 Aluminum 1060의 전자빔 용접부의 비드 특성을 조사하기 위하여 bead-on-plate 용접을 하였다. 비드의 단면을 절단하여 가속전압, 빔 전류, 용접속도에 따른 비드의 폭과 용입 깊이의 변화를 측정하고 용접부에 발생한 용접결함을 관찰하였다. 실험결과 가속전압과 범 전류의 증가에 따라 용입 깊이는 직선 비례적으로 계속 증가하였지만 비드폭은 그 증가율이 감소하는 경향이었다. 용접속도의 증가에 따라서 비드 폭과 용입깊이는 감소하는 경향을 보였다. 또한 범 출력이 높은 용접부의 root부에 다수의 porosity 가 발생하는 것을 관찰 할 수 있었으며 핵연료 봉단 마개의 porosity와는 다른 것을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.10
• /
• pp.1935-1940
• /
• 2016

This paper proposes a phase-locked loop (PLL) to minimize the loop filter output voltage fluctuation by using a comparator including RC time constant circuits. The voltage variation of loop filter is inputted to RC time constant circuits which have two RC time constants, large and small. While a small RC time constant circuit quickly conveys the output voltage variation of loop filter, a large RC time constant circuit conveys slowly the output voltage variation of loop filter and its output looks like constant voltage. The output signal of the comparator controls the sub charge pump and reduces the input voltage variation of voltage-controlled oscillator (VCO). Therefore, the proposed PLL generates a phase noise reduced signal. It has been designed with a 1.8V supply voltage, 0.18um multi - metal and multi - poly layer CMOS process and proved by Hspice simulation.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2006.05a
• /
• pp.205-210
• /
• 2006

어드레스-표시 동시 구동방식에 의한 고속 구동기술을 개발하기 위하여 PDP의 어드레스 기간에 인가하는 주사 펄스의 폭에 의한 방전특성을 실험용 PDP를 사용하여 실험하였다. 본 연구에서는 주사 펄스의 폭과 주사 펄스와 이어서 인가되는 첫 번째 서스테인 펄스 사이의 시간간격을 변화시키면서 어드레스 방전특성을 측정하였다. 실험결과 주사펄스의 폭이 $1.3{\mu}s$ 이하로 좁아지면 어드레스 방전의 벽전하 대신에 공간전하로 서스테인 방전이 유도되므로 각 전극에 인가하는 펄스의 전압조건이 달라져야 한다는 것을 알았다 또한 주사 펄스폭이 좁아지면 어드레스 방전개시전압이 크게 상승함을 알았다. 실험결과 12개의 서브필드를 가지며 1080개의 주사선을 가지는 full-HDTV급 PDP를 구동시킬 수 있는 조건인 $0.7{\mu}s$ 수준의 주사 펄스폭 이상에서 약 10V의 일정한 서스테인 구동마진이 얻어짐을 알았다.