• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.59-64
• /
• 2008

본 연구에서는 백색 고분자유기 발광다이오드를 제작하여 전기 광학적 특성을 평가하였다. ITO(indium tin oxide)를 양극으로 사용하고 정공수송층으로 PEDOT:PSS [poly(3,4-ethylenedioxythiophene):poly(styrene sulfolnate)]를 발광물질로는 PFO [poly(9,9-dioctylfluorene)]와 MEH-PPV [poly(2-methoxy-5(2-ethylhexoxy)-1,4-phenyl-enevinyle)]를 각각 host와 dopant로 사용하였다. 전자주입층으로 LiF(lithium flouride)와 음극으로 Al(aluminum)을 증착하여 최종적으로 ITO/PEDOT:PSS/PFO:MEH-PPV/LiF/Al 구조를 갖는 백색 고분자 유기발광다이오드를 제작하고 PFO와 MEH-PPV의 농도에 따른 전기 광학적 특성 변화를 조사하였다. 제작된 소자는 9V에서(x=0.36, y=0.35)의 CIE 색좌표를 갖는 백색 발광이 관찰되었으며, 최대 전류밀도와 휘도는 약 13V의 인가전압에서 $740mA/cm^2,\;900cd/m^2$의 값을 나타내었으며, $200cd/m^2$ 휘도에서 0.37 cd/A의 최대 전류효율이 관찰되었다.

• 한국결정성장학회지
• /
• 제27권6호
• /
• pp.275-281
• /
• 2017

AlN는 넓은 밴드 갭 및 높은 열전도율로 인해 넓은 밴드 갭 및 고주파 전자 소자로 유망한 재료이다. AlN은 전력 반도체의 재료로서 더 큰 항복전압과 고전압에서의 더 작은 특성저항의 장점을 가지고 있다. 높은 전도도를 갖는 p형 AlN 에피층의 성장은 AlN 기반 응용 제품 제조에 중요하다. 본 논문에서는 Mg이 도핑된 AlN 에피층을 혼합 소스 HVPE에 의해 성장하였다. Al 및 Mg 혼합 금속은 Mg-doped AlN 에피 층의 성장을 위한 소스 물질로 사용하였다. AlN 내의 Mg 농도는 혼합 소스에서 Mg 첨가 질량의 양을 조절함으로써 제어되었다. 다양한 Mg 농도를 갖는 AlN 에피 층의 표면 형태 및 결정 구조는 FE-SEM 및 HR-XRD에 의해 조사하였다. Mg-doped AlN 에피 층의 XPS 스펙트럼으로 부터 혼합 소스 HVPE에 의해 Mg을 AlN 에피 층에 도핑할 수 있음을 증명하였다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.75-82
• /
• 2000

본 논문에서는 새로운 16비트 저전력 ALU(Arithmetic Logic Unit) 구조 및 회로를 제안하여 트랜지스터 레벨로 설계, 제작 및 테스트하였다. 설계한 ALU는 16개의 명령어를 수행하며 2단계 파이프라인 구조를 가진다. 제안한 ALU는 switched capacitance를 줄이기 위해 논리연산시에는 덧셈기가 스위칭하지 않도록 하였으며, P(propagation)블록의 출력을 듀얼버스(dual bus)구조로 하였다. 또한 이와 같은 ALU구조를 위한 새로운 효율적인 P 및 G(generation)블록을 제안하였다. 그 외에 저전력 실현을 위하여 ELM덧셈기, 이중모서리 천이 플립플롭double-edge triggered flip-flop) 및 조합형 논리형태(combination of logic style)을 사용하여 ALU를 구현하였다. 모의실험결과, 제안한 구조는 기존의 구조$^{[1.2]}$에 비교하여 수행되는 산술연산의 사용횟수에 대하여 논리연산의 사용횟수가 증가할수록 전력감축의 효과가 증가하였다. 수행되는 산술연산 대 논리연산의 전형적인 비율을 7:3이라고 가정할 때, 제안한 구조는 기존 구조에 비해서 12.7%의 전력감축을 보였다. 설계한 ALU는 0.6${\mu}m$ 단일폴리, 삼중금속 CMOS 공정으로 제작하였다. 칩 테스트 결과 최대동작 주파수는 53MHz로 동작하였고 전력소모는 전원전압 3.3 V, 동작 주파수 50MHz에서 33mW를 소모하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.101-111
• /
• 2008

본 논문은 40Gb/s급 광통신 시스템에서 사용되는 고속 리드-솔로몬(RS) 복호기의 하드웨어 면적을 줄인 새로운 구조를 소개하고 RS 복호기 기반의 고속 FEC구조를 제안한다. 특히 높은 데이터처리율과 적은 하드웨어 복잡도를 가지고 있는 차수 연산 블록이 제거된 pDCME 알고리즘 구조를 소개한다. 제안된 16채널 RS FEC구조는 8개의 신드롬 계산 블록이 1개의 KES 블록을 공유하는 8 채널 RS FEC구조 2개로 구성되어 있다. 따라서 4개의 신드롬 계산 블록에 1개의 KES블록을 공유하는 기존의 16채널 3-병렬 FEC 구조와 비교하여 하드웨어 복잡도를 약 30%정도 줄일 수 있다. 제안된 FEC 구조는 1.8V의 공급전압과 $0.18-{\mu}m$ CMOS 기술을 사용하여 구현하였고 총 250K개의 게이트수와 5.1Gbit/s의 데이터 처리율을 가지고 400MHz의 클럭 주파수에서 동작함을 보여준다. 제안된 면적 효율적인 FEC 구조는 초고속 광통신뿐만 아니라 무선통신을 위한 차세대 FEC 구조 등에 바로 적용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.118-124
• /
• 2008

디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.

• 한국전자파학회논문지
• /
• 제24권6호
• /
• pp.613-622
• /
• 2013

본 논문에서는 ISM 13.56 MHz 대역 무선 전력 전송을 위한 인덕티브 클램핑 class-E 전력증폭기를 설계 및 실험하여 특성을 분석하였다. 구현된 전력증폭기는 수신 안테나가 회전체에 붙는 경우와 같이 송수신 안테나 간의 정합 상태가 변화하는 시스템에서 부정합 상태에서 전력증폭기에 공급되는 전류를 줄여 트랜지스터를 손상시키지 않고 안정적으로 동작하도록 하는 인덕티브 클램핑 방식으로 설계되었으며, 정합 회로를 이용하여 기존의 class-E 전력증폭기보다 고조파 성분에 대한 Filtering 특성을 개선하였다. 구현된 전력증폭기의 입력 주파수는 13.56 MHz, 입력 전력 25 dBm, 동작 전압 DC 28 V에서 측정한 결과, 출력 전력은 43 dBm, 기본 주파수 성분과 2차 고조파 신호 간의 출력 전력 차이 55 dBc 이상, 소모 전류 830 mA으로 전력부가 효율(power added efficiency)은 85 %로 높게 측정됐다. 마지막으로, 수신 안테나를 회전체에 부착하고 구현된 전력증폭기로 송수신 안테나로 전력을 송출하는 실험을 진행하였으며, 송신 안테나의 부정합 상태에는 소모 전류가 420 mA까지 줄어들어 트랜지스터가 손상되지 않는 것을 확인하였다.

• 한국산학기술학회논문지
• /
• 제19권6호
• /
• pp.646-651
• /
• 2018

최근 태양전지의 Donor/Acceptor 계면에 그래핀 양자점을 완충 층으로 삽입하여 광 전환 효율을 향상시킨 많은 연구 결과들이 보고되었다. 그래핀 양자점은 그래핀 단일 층이 여러 겹 쌓여서 구성된 수 나노미터 크기의 물질로, 양자 제한 효과에 의한 밴드갭 조절이 가능하다는 장점을 가지고 있다. 하지만 대부분의 그래핀 양자점을 활용한 연구에서 레이저 분쇄나 수열 처리 등과 같은 복잡하고 접근성이 떨어지는 용액 공정들이 박막 형성에 사용되고 있다. 본 연구에서는 Indium tin oxide(ITO)/$TiO_2$/Poly(3-hexylthiophene)(P3HT)/Al 구조로 구성된 태양전지의 Donor/Acceptor 계면에 그래핀 양자점을 단순한 초음파 처리를 통해 용매에 분산시켜 박막 공정에 사용하였음에도 불구하고, 단락 전류를 $1.26{\times}10^{-5}A/cm^2$에서 $7.46{\times}10^{-5}A/cm^2$으로, 곡선인자(Fill factor)를 0.27에서 0.42로 향상된 결과를 확인하였다. 이러한 결과를 트랜지스터 구조의 소자를 활용한 전기적 성질 확인과 순환 전압-전류법을 통한 에너지 레벨 분석 및 가시광 흡수 스펙트럼 분석 등을 통하여 고찰하였다. 본 연구 결과를 통해 그래핀 양자점 용액 공정이 복잡한 처리 공정 없이도, 보다 폭넓게 활용 가능할 것으로 예상된다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.

• 한국산학기술학회논문지
• /
• 제16권10호
• /
• pp.6925-6931
• /
• 2015

LED(Light Emitting Diode)는 저 전력, 긴 수명, 고 휘도, 빠른 응답, 친환경적 특성으로 인해 조명, 디스플레이 등 여러 분야에 사용되고 있다. 백색광 발광다이오드 구현 방식에는 대표적으로 청색 LED 칩과 황색 형광체를 조합하여 백색광을 방출하는 유형이 사용 편리성, 경제성, 효율성 측면에서 LED 백라이트 유닛 및 LED 조명 제조에 가장 적합한 것으로 연구되어 실제 적용되고 있다. 백색광 구현 LED 칩 패키징 공정에서 청색 LED 칩에 황색 형광체에 실리콘을 혼합한 형광봉 지재를 토출하는 공정은 중요한 공정이다. 따라서 본 연구에서는 조명용 백색 LED 제조 공정에서 실리콘 봉지재를 토출하기 위하여 정전기력 방식과 보이스코일 모터를 이용하여 EHD 펌프 시스템을 개발하였다. 이를 위하여 인가전압 및 시간에 따른 유체곡면 형상을 확인하기 위하여 기초 토출 실험을 통해 최적의 토출 조건이 결정하였고 또한 검증을 위하여 실험계획법을 사용하였다. 검증된 토출 조건의 균일도를 확인하기 위하여 반복 토출 실험을 수행하였다.