• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.21-27
• /
• 2008

본 논문에서는 CMOS $0.18-{\mu}m$ 공정을 이용한 16:1 바이너리-트리 멀티플렉서(MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 $0.18-{\mu}m$ CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 $mm^2$이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.118-124
• /
• 2008

디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.7-14
• /
• 2008

본 논문에서는 $1.0{\mu}m$ BCD 650V 공정을 이용하여 향상된 잡음 내성과 높은 전류 구동 능력을 갖는 고전압 구동 IC를 설계하였다. 설계된 고전압 구동 IC는 500kHz의 고속 동작이 가능하고, 입력 전압의 범위가 최대 650V이다. 설계된 IC에 내장된 상단 레벨 쉬프터는 잡음 보호회로와 슈미트 트리거를 포함하고 있으며 최대 50V/ns의 높은 dv/dt 잡음 내성을 가지고 있다. 또한 설계된 숏-펄스 생성회로가 있는 상단 레벨 쉬프터의 전력 소모는 기존 회로 대비 40% 이상 감소하였다. 이외에도 상 하단 파워 스위치의 동시 도통을 방지하는 보호회로와 구동부의 전원 전압을 감지하는 UVLO(Under Voltage Lock-Out) 회로를 내장하여 시스템의 안정도를 향상시켰다. 설계된 고전압 구동 IC의 특성 검증에는 Cadence사의 spectre 및 PSpice를 이용하였다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.40-49
• /
• 2008

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800MHz-1.67GHz 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18mW이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1GHz, 1.5GHz, 2GHz 출력 주파수에서 1MHz 오프셋에서 -100dBc/Hz 이하의 잡음 특성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.71-81
• /
• 2008

본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서, 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작 주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 위해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture(AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다.

• 전자공학회논문지
• /
• 제50권9호
• /
• pp.68-73
• /
• 2013

본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 $0.11{\mu}m$ 공정으로 설계하였으며 $460{\times}800{\mu}m^2$의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 $161.8{\mu}W$, ADC 모드에서는 $507.3{\mu}W$의 전력을 소모한다.

• 한국전자통신학회논문지
• /
• 제10권11호
• /
• pp.1271-1276
• /
• 2015

최근 발전원가가 높은 도서지역의 디젤발전을 신재생에너지로 대체하는 추세이다. 이에 따라 전라남도는 디젤발전기에 의존하여 섬에 전기를 공급하는 지역을 대상으로 태양광과 풍력 그리고 에너지 저장장치 등을 이용한 친환경에너지원을 통해 전기를 공급하는 에너지 자립섬 조성사업을 추진하고 있다. 하지만 신재생에너지원의 용량 설계는 환경적, 지형적 조건으로 부하에 100%로 대응할 용량의 신재생에너지원을 설치하기란 어렵다. 또한 경제성 있는 하이브리드시스템 최적 구성을 위해서는 설계 단계부터 기후조건과 부하패턴 분석을 통해 시스템 구성요소의 적절한 용량 설계와 효과적인 운영을 고려한 마이크로그리드 설계가 요구된다. 따라서 본 논문에서는 서남해안에 위치한 도서지역 중 300호 이상의 가구수를 갖고 증설이 요구되는 거문도를 대상으로 디젤 발전량 중 40%를 신재생에너지원으로 대치하는 하이브리드 발전시스템을 구성하여 최적조합과 용량산정 그리고 경제성에 대한 연구를 수행하고자 한다.

• Journal of Astronomy and Space Sciences
• /
• 제14권2호
• /
• pp.312-319
• /
• 1997

과학적 목적으로 탑재되는 자력계(magnetometer)는 지구 근접 우주환경을 관측하는데 있어서 필수적인 탑재 체이다. 우주환경의 직접적인 전자기적 변화는 자기장과 전기장의 측정으로 알 수 있다. 실제 관측에 있어서 전기장의 관측은 기술적으로 어렵지만 자기장은 비교적 관측이 용이하다. 따라서 자기장을 측정하는 자력계는 과학위성의 기본적인 탑재 체들의 하나로 인식되어왔다. 본 연구에서는 1998년 7월경에 발사 예정인 우리별 3호의 과학 탑재체인 fluxgate 자력계를 개발한 결과를 보고한다. 우리별 1, 2호에 탑재된 자력계는 단순히 위성의 자세 제어를 위해 제작되었으나, 우리별 3호에서는 자세 제어뿐만 아니라 우주과학 적인 측정을 위한 자력계가 탑재될 예정이다. 우리별 3호는 1998년 7월경에 발사 예정이며 고도는 720km, 궤도는 원형 태양 동기 궤도, 무게는 약 100kg, 전력은 최대 150W이다. 그리고 과학 탑재 체로는 우주복사영향 측정기(Radiation Effect Microelectronics), 고 에너지 입자 검출기 (High Energy Particle Telescope), 정밀 자력계(Scientific Magnetometer), 전자 온도 측정기(Electron Temperature Probe)가 있다. 우리별 3호에 탑재 예정인 정밀 자력계는 기본적으로 우리별 1, 2호에 탑재된 자력계의 회로를 추가 보정 하여 넓은 우주 공간에서 일어나는 자기장 변화 현상을 관측하기에 적절한 분해능인 5nT를 기준으로 개발하였다. 일본의 자력계 전문 회사인 Tierra Tecnica사에서 자력계의 보정(calibration)과 잡음 레벨 시험(noise level test)을 수행하였다.

• 대한기계학회논문집A
• /
• 제36권12호
• /
• pp.1627-1633
• /
• 2012

심해저 장비에 사용되는 압력용기는 내장된 전자장비를 대기압 상태로 보호할 수 있도록 설계되어야 한다. 따라서 해수에 노출되지 않도록 수밀성과 심해의 높은 압력을 견딜 수 있는 구조적 안전성을 확보해야 한다. 본 연구의 압력용기는 원통형이며, 중앙부의 원통형 용기와 양 끝단의 평판형 덮개부로 이루어져있다. 일반적으로 압력용기 내부 전자장비와의 통신 및 전력전송을 위해 압력용기 덮개판에 다양한 수중 커넥터를 배치 한다. 그러나 한정된 덮개판 공간에 다수의 홀이 배치되면 응력집중을 유발하여 압력용기 덮개판의 구조적 안전성에 영향을 줄 수 있다. 본 논문에서는 구조적 안전성을 고려한 압력용기 덮개판의 홀 배치 최적화 기법에 대한 연구를 수행하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 추계학술대회 초록집
• /
• pp.48-48
• /
• 2011

2010년 약 19.5 GWp 의 규모로 성장한 태양광 시장의 주요 소재는 실리콘을 이용한 태양전지이며, 고성능 및 고효율 태양전지 시장이 급성장 하였다. 이러한 고품질 태양전지에 사용되는 주요 원료인 9N 급 폴리실리콘은 2008년 4월 $265/kg 까지 상승하였으나, 점차 하향안정세에 있으며, 급속한 가격 경쟁을 통해 당분간 장기공급가가 50$/kg 이하로 하락할 것으로 전망된다. 이러한 실리콘 제조기술 중 가장 많이 사용되는 기술은 Trichloro-silane (TCS) 또는 Mono-silane (MS)를 사용하는 기상법인 일명 Siemens 공정이다. 이러한 기상법의 경우 12N 이상의 초고품질 실리콘 제조가 가능하나, 대규모의 설비투자(1억원/폴리실리콘 1톤)와 높은 에너지(120 kWh/kg)가 요구된다. 이에 최근 기상법이 아닌 야금학적인 정련법에 대한 기술이 개발되고 있으며, 이는 금속 실리콘을 슬래그 처리, 편석 분리, 응고 급랭, 전자빔, 플라즈마 등을 이용하여 정련하는 공정을 말한다. 야금학적 정련법은 순도 면에서 기상법에 비하여 낮은 단점이 있음에도 불구하고, 여러 장점들로 인해 활발히 연구되며 점차 실용화 되고 있는 매우 유용한 기술이다. 야금학적 정련법의 주요 장점은 기상법에 비해 약 25% 정도의 설비 투자비로 가능하고, 금속 실리콘을 직접 사용하며, 에너지 payback이 짧다. 또한, 산 및 염화실렌을 사용하지 않으므로 환경 문제를 적게 야기하고, 생산설비의 확장성도 매우 높다. 본 연구에서는 국내 규석광을 이용하여 일련의 정련 공정을 거쳐 고순도SG(Solar Grade)급 실리콘을 제조하고자 하였다. 실리콘 용융 환원로를 개발하고 순도를 높이기 위해 슬래그정련법을 이용하였으며, 생산된 3N 급의 금속 실리콘을 비기상법정련 방식인 일방향 응고와 플라즈마 정련 및 전자기유도 용해법을 이용하여 고순도의 실리콘을 제조하였다. 본 연구에서는 상업생산을 개시한 외국의 E사와 비교하여 산침출공정을 거치지 않으므로 실리콘회수율 및 환경부하 절감의 장점을 갖고 있으며 최종 순도 실리콘 6N 이상, 보론 함유량 0.2 ppm 이하를 달성하였으며, 기존 기상법 대비 약 20%의 전력 감소와 약 13%의 금속실리콘 원료 절감 효과가 있었다. 저가/고순도 SG급실리콘의 제조기술 개발은 향후 세계 태양광 시장에 대한 경쟁력을 확보하고, 시장 점유율 상승에 기여할 수 있으며, 산업 확대를 통한 주변 산업으로의 파급 효과가 매우 클 것으로 예상된다.