• 제목/요약/키워드: 저전력 버스

검색결과 41건 처리시간 0.029초

버스 분할 설계를 위한 저전력 버스 기반 평면계획 (Low-Power Bus Driven Floorplan for Segmented Bus Design)

  • 유재민;임종석
    • 대한전자공학회논문지SD
    • /
    • 제43권10호
    • /
    • pp.134-139
    • /
    • 2006
  • 본 논문은 버스의 소비 전력을 비용 함수로 정의하여 버스의 소비 전력을 줄이는 버스 기반 평면계획을 제안한다. 기존 버스 기반 평면계획의 비용함수는 버스의 면적만을 줄이고 버스의 소비전력은 고려하지 않았다. 그러나 버스의 분할 설계 방식을 가정한 경우 버스의 소비 전력이 면적에 반드시 비례하지는 않기 때문에 기정의 비용함수로는 버스의 소비 전력을 반영할 수가 없다. 본 논문에서는 버스 분할 설계 기법이 적용된 경우를 가정하고 버스에 연결된 블록간의 통신량과 실제 거리를 고려하여 버스의 소비 전력을 비용함수에 추가하였다. 실험 결과 새로운 비용함수를 사용한 버스 기반 평면계획에서는 버스의 소비 전력에 관련된 값이 평균 11.43%만큼 감소하였다.

저전력 미디어 버스 설계 (Design of Low-Power Media Bus)

  • 노창구;문병인;이용환
    • 한국정보통신학회논문지
    • /
    • 제14권2호
    • /
    • pp.437-444
    • /
    • 2010
  • 오디오 데이터는 주로 아날로그 방식 또는 간단한 프로토콜을 이용하여 전달되었다. 그러나 디지털 멀티미디어 기기들이 발전함에 따라 하나의 기기 안에 많은 오디오 디바이스들이 집적되었고 이에 따라 연결에 사용되는 개별선들의 개수가 많아져 복잡해졌다. 기존의 $I^2S$, PCM과 같은 오디오 인터페이스는 점대점 방식을 사용하여 디바이스의 연결이 많아질수록 버스 라인의 증가와 전력 소비가 커지게 된다. 본 논문에서는 2선만을 사용한 공통 버스방식의 디지털 오디오 인터페이스를 설계하여 선의 개수를 줄었으며, 또한 전력 소모를 줄일 수 있는 클록 기어라는 방법을 사용하였다. 버스의 전력 소비를 점대점 방식과 비교한 결과 최소 3개 이상의 오디오 디바이스를 사용할 경우 30% 이상의 전력 소모 감소 효과를 갖는다

멀티미디어 SoC용 시스템 버스의 소비 전력 모델링 및 해석 (Modeling and Analysis of Power Consumed by System Bus for Multimedia SoC)

  • 류제천;이제훈;조경록
    • 한국콘텐츠학회논문지
    • /
    • 제7권11호
    • /
    • pp.84-93
    • /
    • 2007
  • 본 논문은 시스템 버스와 IP로 구성되는 SoC 플랫폼 기반의 설계에서 온칩 버스의 소비 전력을 시스템 레벨에서 빠르고 정확하게 추정하는 방법을 제시한다. 제안된 소비 전력 추정 모델링은 시스템 구조 변화에 따른 버스 시스템의 소비 전력 변화를 직접 예측할 수 있고 이에 따라 시스템 구성을 최적화할 수 있다. 본 논문에서 소비전력 모델링은 크게 두 부분으로 구성된다. 하나는 버스 시스템 구조에 따른 버스 로직들이 사용하는 소비 전력이고, 다른 하나는 데이터 전송시 발생하는 신호 천이에 의한 버스 라인의 소비 전력이다. 본 모델링을 타겟 멀티미디어 SoC인 MPEG 인코더에 적용하여 92% 이상의 정확도를 가짐을 보였다. 제안된 모델링은 고성능/저전력 멀티미디어 SoC 설계에 활용 가능할 것으로 기대된다.

저전력과 크로스톡 지연 제거를 위한 버스 인코딩 (Bus Encoding for Low Power and Crosstalk Delay Elimination)

  • 여준기;김태환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제29권12호
    • /
    • pp.680-686
    • /
    • 2002
  • 딥 서브 마이크론 (DSM: deep-submicron) 설계에서는 버스에서 선들 간의 커플링 효과는 크로스톡 지연, 노이즈, 전력 소모와 같은 심각한 문제를 야기 시킨다. 버스 인코딩에 대한 대부분의 이전 연구들은 버스에서의 전력 소모를 최소화하거나 크로스톡 지연을 최소화하는데 초점을 맞추고 있지만 모두를 고려한 방법은 보이지 않는다. 이 논문에서, 우리는 버스에서의 전력 소모 최소화와 크로스톡 지연 방지를 동시에 고려한 새로운 버스 인코딩 알고리즘을 제안하였다. 우리는 이 문제를 공식화하여, 자체 천이와 상호 천이의 가중 합 문제를 풂으로써 해결하였다. 여러 벤치마크 설계를 이용한 실험으로부터 제안한 인코딩 방법을 이용할 경우, 크로스톡 지연을 완전히 제거할 뿐 아니라 이전의 방법들을 사용한 것 보다 최소 15% 이상 적은 전력을 소모하였음을 보았다.

내장 프로세서 기반 고성능 시스템에서의 내부 버스 병목에 의한 시스템 성능 영향 분석 (Analysis of Low Internal Bus Operation Frequency on the System Performance in Embedded Processor Based High-Performance Systems)

  • 임홍열;박기호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(D)
    • /
    • pp.24-27
    • /
    • 2011
  • 최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.

1버스 매트릭스 구현 및 ML(Multi-Layer) AHB를 위한 테스트 환경 (An Implementation of Bus Matrix and Testing Environments for ML AHB)

  • 황수연;장경선
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
    • /
    • pp.553-555
    • /
    • 2004
  • SoC 분야에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML(Multi-Layer) AHB 버스를 제안하였다. ML AHB 버스는 저전력 임베디드 시스템에 적합한 버스 구조로써 현재 널리 사용되고 있다. 하지만, 고가이기 때문에 ADK(AMBA$^{TM}$ Design kit) 구매에 대한 부담이 적지 않다. 본 논문은 ML AHB의 버스 구조인 버스 매트릭스 구현 및 ADK에서 제공되지 않는 테스트 환경 즉, Protocol Checker 및 Performance Monitor Module 구현에 관한 것이다.

  • PDF

저전력 회로 설계를 위한 분할 버스-인버트 코딩 기법 (Decomposed Bus Invert Coding Scheme For Low Power Circut Design)

  • 김태환;홍성백;엄준형;김영대;여준기
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
    • /
    • pp.27-29
    • /
    • 2000
  • 버스-인버트 코딩 기법은 버스에서의 연속된 데이터 전송시 발생하는 데이터 값의 천이를 줄이는 기법이다. 기존의 방식에서는 전체버스 라인이나 그중의 한 일부분만에 버스-인터트 코딩을 적용했었던 것과는 달리, 우리의 기법은 버스 라인들을 몇 개의 묶음으로 분할하여, 각 묶음에 대해 독립적으로 버스-인버트 코딩을 적용하여 데이터 값의 천이를 최소화 하려고 한다. 실험을 통해서 우리의 기법은 데이터 값의 천이를 전체적으로 10-50% 감소시킬수 있음을 나타났다.

  • PDF

에지 클라우드 협동 이미지 처리기반 메타버스에서 스트리밍 가능한 저전력 AI 소프트웨어의 런타임 실행 (Low-Power Streamable AI Software Runtime Execution based on Collaborative Edge-Cloud Image Processing in Metaverse Applications)

  • 강명진;김호;박정원;양승범;윤준서;박대진
    • 한국정보통신학회논문지
    • /
    • 제26권11호
    • /
    • pp.1577-1585
    • /
    • 2022
  • 최근 4차산업혁명과 함께 메타버스에 대한 관심이 증가하는 가운데, 메타버스를 구축하는 멀티 에지 기반의 구조가 제시된다. 메타버스는 멀티 에지 시스템에서 많은 양의 영상처리와 데이터 전송을 통해 디지털 의사와 같은 시스템을 만들어 낼 수 있는 구조이다. 하지만 에지는 부족한 연산능력이라는 제약이 있으므로, 런타임 스트리밍이 가능한 서비스제공을 위해서는, 에지에서만 이루어졌던 영상처리와 데이터 전송을 에지-클라우드 협동을 통해 처리하여 저전력 시스템을 구축해야한다. 많은 에지들이 연결되는 시스템에서는, 그 무엇보다도 에지 경량화를 통해 효율적인 전체 시스템의 경량화 및 소모전력의 감소를 이루어낼 수 있다. 본 논문에서는 원격영상 처리방법과 Region of Interest (RoI) 기법을 사용하여, AI 소프트웨어의 저전력 런타임 스트리밍이 가능해지는, 에지-클라우드 협동 메타버스 애플리케이션을 제안한다. 에지-클라우드 협동 메타버스의 구조는 PC와 임베디드 보드를 사용하여 구현하였으며, 본 논문의 후반부에서는 에지의 시간 감소와 그에따른 전력 소모, 네트워크 통신량 감소를 검증하였다.

패킷형 데이터를 위한 저전력 전송방법 (A Low-Power Bus Transmission Scheme for Packet-Type Data)

  • 윤명철
    • 대한전자공학회논문지SD
    • /
    • 제41권7호
    • /
    • pp.71-79
    • /
    • 2004
  • 패킷형 데이터전송은 다량의 데이터가 연속적으로 전달되는 특성이 있다. 이와 같은 데이터를 버스를 통하여 전송할 패에 데이터의 전송순서는 버스의 전력소모에 영향을 주는 하나의 요소로서 작용한다. 본 논문에서는 패킷형 데이터를 전송할 때 데이터의 전송순서를 변화시켜 버스의 전이횟수를 줄임으로써 버스의 소비전력을 감소시키는 순서변환코딩 (Sequence-Switch Coding, SSC)을 제안하였다. 또한 SSC를 구현하는 알고리즘을 개발하였으며, 실험을 통하여 이들 알고리즘으로 기존의 널리 알려진 Bus-Invert Coding보다 우수한 성능을 얻을 수 있음을 보였다. SSC는 버스의 소비전력을 줄이는 하나의 방법이며, 이를 실현하는 알고리즘은 무수히 많다. 알고리즘의 다양성은 SSC가 갖는 하나의 장점으로써 회로설계자에게 버스의 소비전력과 회로의 구현부담 사이에서 넓은 범위에 걸쳐 절충할 수 있는 자유를 제공해 준다.

SiC를 이용한 전기버스용 3kW 고효율 저전압 전력변환장치 개발 (Development of 3kW LDC for High Efficiency using SiC for EV BUS)

  • 강민혁;정은진;강찬호;이병국
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2016년도 전력전자학술대회 논문집
    • /
    • pp.223-224
    • /
    • 2016
  • 본 논문은 상용급 전기버스의 24 V 전장전력공급장치로써 고전압배터리부터 저전압으로 변성하는 전력변환장치인 저전압 직류변환장치 (Low Voltage DC/DC Converter : LDC) 개발에 관하여 기술한다. 제안하는 LDC는 효율을 높이기 위해 트랜스포머 1차 측 위상천이 전브리지 스위칭 소자에 SiC MOSFET을 사용하고, 2차 측에 동기정류방식을 적용하였다. 고효율 성능을 검증하기 위해 시작품을 제작하고 시험을 통해 3 kW 97% 이상의 고효율, 고출력, 고밀도의 특성을 확인하였다.

  • PDF