Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Low-Power Bus Driven Floorplan for Segmented Bus Design

버스 분할 설계를 위한 저전력 버스 기반 평면계획

  • 유재민 (삼성전자 기술총괄 SW 연구소) ;
  • 임종석 (서강대학교 컴퓨터학과)
  • Published : 2006.10.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper we present the Low-Power Bus Driven Floorplan(BDF) in which the bus power consumption is minimized by using a new cost function. The previously reported BDF has used the cost function which minimizes only the chid and the bus area. However, such a cost function may not consider the bus power consumption determined by the topology of a bus in case of the segmented bus design. In this paper, we formulate a new cost function which. reflects the communication frequency and the real distance between blocks in a bus to model the bus power consumption. For the Low-Power BDF with the new cost function, the experimental results show the bus power consumption cost is reduced by 11.43% on the average.

본 논문은 버스의 소비 전력을 비용 함수로 정의하여 버스의 소비 전력을 줄이는 버스 기반 평면계획을 제안한다. 기존 버스 기반 평면계획의 비용함수는 버스의 면적만을 줄이고 버스의 소비전력은 고려하지 않았다. 그러나 버스의 분할 설계 방식을 가정한 경우 버스의 소비 전력이 면적에 반드시 비례하지는 않기 때문에 기정의 비용함수로는 버스의 소비 전력을 반영할 수가 없다. 본 논문에서는 버스 분할 설계 기법이 적용된 경우를 가정하고 버스에 연결된 블록간의 통신량과 실제 거리를 고려하여 버스의 소비 전력을 비용함수에 추가하였다. 실험 결과 새로운 비용함수를 사용한 버스 기반 평면계획에서는 버스의 소비 전력에 관련된 값이 평균 11.43%만큼 감소하였다.

Keywords

References

  1. F. Rafiq, M. Chrzanowska- Jeske, H. H. Yang, M. Jeske, and N. Serwani, 'Interated Floorplanning with Buffer/Channel Insertion for Bus-Based Designs,' IEEE Trans. on CAD, vol. 22, no. 6, pp. 730-741, June 2003 https://doi.org/10.1109/TCAD.2003.811443
  2. H. Xiang, X. Tang, and D. F. Wong, 'Bus-Driven Floorplanning,' IEEE Trans. on CAD, vol. 23, no. 11, pp. 1522-1530, Nov. 2004 https://doi.org/10.1109/TCAD.2004.836728
  3. T. C. Chen and Y. W. Chang, 'Modern Floorplanning Based on Fast Simulated Annealing,' in Proc. ISPD, Apr. 2005, pp. 104-112 https://doi.org/10.1145/1055137.1055161
  4. H. Y. Law and E. F. Young, 'Multi-bend Bus Driven Floorplanning,' in Proc. ISPD, Apr. 2005, pp. 113-120 https://doi.org/10.1145/1055137.1055162
  5. W. B. Jane, J. S. Wang, H. I. Lu, I. P. Hsu, and J. Y. Chen, 'Design Theory and Implementation for Low-Power Segmented Bus Systems,' ACM Trans. on DAES, vol. 8, no. 1, pp. 38-54, Jan. 2003 https://doi.org/10.1145/606603.606606
  6. H. Murata, K. Fujiyoshi, S. Nakatake, and Y. Kajitani, 'VLSI Module Placement Based on Rectangle-Packing by the Sequence-Pair,' IEEE Trans. on CAD, vol. 15, no. 12, pp. 1518-1524, Dec. 1996 https://doi.org/10.1109/43.552084
  7. Y. C. Chang, Y. W. Chang, G. M. Wu, and S. W. Wu, 'B*-trees: A New Representation for Non-Slicing Floorplans,' in Proc. DAC, 2000, pp, 458-463 https://doi.org/10.1109/DAC.2000.855354
  8. Neil H. E. Weste and David Harris, CMOS VLSI Design, Addison Wesley, 2005
  9. R. E. Gomory and T. C. Hu, 'Multi-terminal Network Flows,' SIAM Journal on Computing, vol. 9, no. 4, pp. 551-569, Dec. 1961 https://doi.org/10.1137/0109047
  10. S. Rao and A. W. Richa, 'New Approximation Techniques for Some Linear Ordering Problems,' SIAM Journal on Computing, vol. 34, no. 2, pp. 388-404, 2004 https://doi.org/10.1137/S0097539702413197