• 제목/요약/키워드: 저전력 모드

검색결과 236건 처리시간 0.023초

마이크로그리드 독립 운전 모드시 저전압 불평형 선로 임피던스를 고려한 드룹 방식의 인버터 병렬 운전 제어 연구 (Droop Control for Parallel Inverers in Islanded Microgrid Considering Unbalanced Low-Voltage Line Impedances)

  • 임경배;최재호
    • 전력전자학회논문지
    • /
    • 제18권4호
    • /
    • pp.387-396
    • /
    • 2013
  • This paper investigates the droop control of parallel inverters for an islanded mode of microgrid. Frequency and voltage droop control is one of power control and load demand sharing methods. However, although the active power is properly shared, the reactive power sharing is inaccurate with conventional method due to the unequal line impedances and the power coupling of active - reactive power. In order to solve this problem, an improved droop method with virtual inductor concept and a voltage and current controller properly designed have been considered and analyzed through the PSiM simulation. The performance of improved droop method is analyzed in not only low-voltage line but also medium voltage line.

사물인터넷 망에서 단일 프레임을 이용한 그랜드마스터 선정 및 동기 방법 (The Clock Grandmaster Decision Method in Internet of Things (IoT) Network)

  • 강성환;서민석;김종선;엄준영
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2017년도 춘계학술발표대회
    • /
    • pp.1179-1182
    • /
    • 2017
  • 최근 사물인터넷(IoT, Internet of Things)관련 기술의 발전 및 서비스 산업의 급속한 발전으로 센서 장치에 대한 수요가 증가하고 있다. 센서 장치는 사물인터넷 플랫폼과의 연동을 위한 통신 인터페이스를 필수로 지원하여야 하며, 그 외에 다양한 센서들의 연동 인터페이스와 소비 전력을 모두 고려하여 하드웨어 및 소프트웨어의 설계가 이루어져야 한다. 이와 같이 센서 장치는 베터리 소비를 최적화하여 모든 기능이 구현되어야 하므로 기능상의 제약이 많이 따른다. 시간 동기화를 위해 사물인터넷 플랫폼에서 송신하는 동기 메시지를 수신하기 위해 슬립모드를 지원하는 경우 센서 장치가 항상 깨어 있어 야하므로 저전력으로 동작 할 수 없는 어려움이 따른다. 따라서 사물인터넷망에서 시간동기화를 위한 마스터 클럭을 선정 방법을 제안하고 이를 위한 단일 프레임 방식을 제안한다. 향후 시간 동기화 프로토콜의 호환을 위해 CoAP 규격과 연동 될 수 있는 연구가 필요하다.

재난방송용 대기모드 해제신호 검출을 위한 최적 부호 성능 분석 (An Analysis of Optimal Sequences for the Detection of Wake-up Signal in Disaster-preventing Broadcast)

  • 박해용;조봉균;김흥묵;한동석
    • 방송공학회논문지
    • /
    • 제19권4호
    • /
    • pp.491-501
    • /
    • 2014
  • 최근 전 세계적으로 지진, 쓰나미와 같이 막대한 인명과 재산 피해를 야기시키는 자연재난이 증가함에 따라 재난에 효과적으로 대응하기 위한 방송 시스템에 대한 요구가 증가하고 있다. 재난 방송시스템에서는 재난 발생 시 재난정보를 보다 빠르고 효과적으로 전달하기 위하여, 단말을 깨워 재난 방송 채널로 자동 변환 시켜주는 대기모드해제(wake-up) 신호가 사용된다. 본 논문에서는, 재난 방송시스템을 위한 대기모드해제 검출 방법을 제안한다. 재난방송용 대기모드 해제신호는 기존 디지털TV 시스템과의 간섭을 줄이기 위하여 저전력/협대역에서 고려되어야 하며, 좋은 자기 상관 특성을 가져야한다. 우선, 본 논문에서의 자기상관특성이 우수한 단일 m-시퀀스와 상보부호(complementary code)를 이용한 대기모드해제의 적합성을 분석하고, 신호 대 잡음비에 따른 성능을 검증한다. 다음으로 대기모드 해제신호의 검출 성능을 향상시키기 위하여, 의사잡음 계열의 Barker 부호 및 Walsh-Hadamard 부호를 이용한 직접확산 방식의 신호 전송 포맷을 제안한다. 제안된 직접확산방식에 의한 대기모드 해제신호 검출 방법은 확산 이득으로 인하여 단일 m-시퀀스와 Golay 부호(이진 상보부호)를 이용한 방법보다 뛰어난 검출 성능을 나타낸다.

무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기 어레이 (Multi-channel Transimpedance Amplifier Arrays in Short-Range LADAR Systems for Unmanned Vehicles)

  • 장영민;김성훈;조상복;박성민
    • 전자공학회논문지
    • /
    • 제50권12호
    • /
    • pp.40-48
    • /
    • 2013
  • 본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.

저 전력 버퍼 회로를 이용한 무선 모바일 용 스텝다운 DC-DC 변환기 (Design of the High Efficiency DC-DC Converter Using Low Power Buffer and On-chip)

  • 조대웅;김석진;박승찬;임동균;장경운;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.1-7
    • /
    • 2008
  • 본 논문은 0.35$\mu$m CMOS 공정으로 설계된 무선 모바일 시스템의 전력구동을 위한 3.3V 입력 1.8V 출력의 스텝다운 전압모드 DC-DC 변환기를 제안한다. 제안된 커패시터 멀티플라이어 기법은 오차보정중폭기의 보상회로 블록의 크기를 30%까지 줄여서 칩 안에 집적화 하였다. 이를 통하여 회로의 안정성을 향상시키기 위해서 칩 외부에 위치되었던 수동소자들이 없어지게 되었다. 또한 저 전력 버퍼를 이용해서 기존의 DC-DC 변환기보다 효율을 평균 3%정도 향상 시켰다. 제안한 변환기는 측정 결과, 부하전류 200mA에서 1.17%의 미만의 출력전압 리플을 가지며 최대 83.9%의 전력효율을 가진다.

모드 선택 비트를 사용한 필터 캐시 예측기 (Filter Cache Predictor Using Mode Selection Bit)

  • 곽종욱
    • 전자공학회논문지CI
    • /
    • 제46권5호
    • /
    • pp.1-13
    • /
    • 2009
  • 캐시 에너지의 소비 전력을 줄이기 위해 필터 캐시가 제안되었다. 이와 같은 필터 캐시의 사용으로 인해 50% 이상의 전력 사용 감소 효과를 가져왔으나, 상대적으로 시스템 성능은 평균 20% 가량 감소되었다. 필터 캐시의 사용으로 인한 이 같은 성능 감소를 최소화하기 위해서, 여러 가지 형태의 필터 캐시 예측가 제안 되었다. 본 논문에서는 기존에 제안된 주요 필터 캐시 예측 모델들을 소개하며, 각각의 방식에 있어서의 핵심 특징 및 해당 방식의 문제점을 분석한다. 분석 결과, 필터 캐시의 참조 실패를 야기하는 기존 방식의 중요한 문제점을 확인하였으며, 이를 바탕으로 본 논문에서는 개선된 형태의 새로운 필터 캐시 예측기 모델을 제안한다. 제안된 방식은 MSB라 불리는 참조 비트를 고안하여 이를 기존의 필터캐시와 BTB에 새롭게 활용한다. 본 논문에서 제안된 방식의 성능을 검증하기 위해 SimpleScalar 시뮬레이터와 MiBench 응용 프로그램을 활용하여 모의실험을 수행하였다. 실험 결과 제안된 방식은 기존 방식 대비, 필터 캐시 예측 실패율, 필터 캐시 활용률 및 전력 소모량 시간 지연 등 모든 면에서 평균 5%의 성능 향상을 가져 왔다.

서비스 사용 패턴을 고려한 홈 게이트웨이의 전력 절감 알고리즘 (Energy Saving Algorithm of the Home Gateway considering Service Usage Patterns)

  • 공인엽
    • 한국정보통신학회논문지
    • /
    • 제14권8호
    • /
    • pp.1792-1798
    • /
    • 2010
  • 홈 게이트웨이는 홈 네트워크의 지속적인 서비스를 제공해야 한다. 그러나 유비쿼터스 홈 네트워크 영역 확산될수록 홈 게이트웨이의 전력 소비는 기하급수적으로 증가한다. 이에 본 논문에서는 홈 게이트웨이가 지속적인 서비스를 유지하면서도 사용자 트래픽이 없는 구간에 저전력 모드로 전환되도록 제어한다. 이를 위해 기존의 유휴 시간 패턴을 고려하여 다음 유휴 시간을 예측하였다. 네트워크 활용 패턴의 유사성을 상세하고 가변적으로 반영하기 위하여, 요일별 생활 패턴을 프로파일링하여 적용하였다. 유휴 시간의 특성을 전체 평균과 요일별 생활 패턴으로 각각 프로파일링한 데이터를 실제값과 비교한 결과, 전체 평균 적용한 경우 유휴 시간의 예측치와 실제 값의 오차가 최소 0.43%에서 최대 4%로 나타났다. 이에 반해, 요일별 패턴을 적용한 경우, 유휴 시간의 예측치와 실제 값의 오차가 최소 0.06%에서 최대 2%로 나타났다. 이로서 네트워크 활용 패턴을 적용하는 방식이 더 효율적임을 알 수 있다.

고속 혼성모드 집적회로를 위한 온-칩 CMOS 전류 및 전압 레퍼런스 회로 (On-Chip Full CMOS Current and Voltage References for High-Speed Mixed-Mode Circuits)

  • 조영재;배현희;지용;이승훈
    • 전자공학회논문지SC
    • /
    • 제40권3호
    • /
    • pp.135-144
    • /
    • 2003
  • 본 논문에서는 고속 혼성모드 집적회로를 위한 온-칩(on-chip) CMOS 전류 및 전압 레퍼런스 회로를 제안한다. 제안하는 전류 레퍼런스 회로는 기존의 전류 레퍼런스 회로에서 부정확한 전류 값을 조정하기 위해 주로 사용되는 아날로그 보정 기법과는 달리 디지털 영역에서의 보정 기법을 사용한다. 또한, 제안하는 전압 레퍼런스 회로는 고속으로 동작하는 혼성모드 집적회로의 출력단에서 발생할 수 있는 고주파수의 잡음 성분을 최소한으로 줄이기 위해 고주파 신호 성분에 대해 작은 출력 저항을 볼 수 있는 구조의 레퍼런스 전압 구동회로를 사용한다. 이 레퍼런스 전압 구동회로는 전력 소모 및 칩 면적을 최소화하기 위해서 저 전력의 증폭기와 크기가 작은 온-칩 캐패시터를 사용하여 구현하였다. 제안하는 레퍼런스 회로는 0.18 um n-well CMOS 공정으로 설계 및 제작되었으며, 250 um x 200 um의 면적을 차지한다. 칩 제작 및 측정결과, 제안하는 전류 및 전압 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 2.59 %/V와 48 ppm/℃의 변화율을 보인다.

초미세 CMOS 공정에서의 스위칭 및 누설전력 억제 SRAM 설계 (Switching and Leakage-Power Suppressed SRAM for Leakage-Dominant Deep-Submicron CMOS Technologies)

  • 최훈대;민경식
    • 대한전자공학회논문지SD
    • /
    • 제43권3호
    • /
    • pp.21-32
    • /
    • 2006
  • 본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.

이동위성 통신용 광대역 2단 전력제어 HPA의 구현 및 성능평가에 관한 연구 (A Study on Fabrication and Performance Evaluation of Wideband 2-Mode HPA for the Satellite Mobile Communications System)

  • 전중성;김동일;배정철
    • 한국정보통신학회논문지
    • /
    • 제3권3호
    • /
    • pp.517-531
    • /
    • 1999
  • 본 논문에서는 INMARSAT-M형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 2단 가변이득 전력 증폭기를 연구 개발하였다. 2단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 저출력 모드일 때는 +36 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 -2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 2단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RF부, 온도보상회로 및 출력 조절회로를 함께 집적화 하였다. 이득조절은 구동증폭단의 MGA-64135의 바이어스 전압을 조절하는 방법을 제시하였으며, 실험 결과와 잘 일치하였다. 제작된 2단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 42 dB와 36 dB 이상, 입ㆍ출력 정재파비는 1.5:1 이하, 5 dBm의 $P_{1dB}$. $P_{ldB}$출력레벨에서 3 dB Back off 시켰을 때 32.5 dBc의 I $M_3$를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm과 37 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.다.다.

  • PDF