• Electrical & Electronic Materials
• /
• v.6 no.5
• /
• pp.461-469
• /
• 1993

본 논문에서는 대기상태에서 불평등 전계를 형성하는 봉대봉 전극사이에 절연판 장벽을 삽입하였을 때 절연특성이 개선되는 장벽효과를 실험적으로 연구하였다. 본 실험에서 전극사이에 각각 절연 장벽을 삽입하였을 때와 삽입하지 않았을 때의 섬락정압을 측정하고 또 여러 종류의 장벽 재료에 대해 장벽의 높이와 두께를 변화 시켰을 때의 섬락전압을 측정함으로써 장벽효과를 연구 검토하였다. 실험결과, 절연체 장벽을 각각 삽입하였을 때와 삽입하지 않았을 때의 섬락전압의 비는 1.3-2.0 정도임을 확인하였고 또한 장벽의 높이가 전극간 거리와 같아질 때까지는 섬락전압이 상승하였으나 그 이상일 때에는 변화하지 않음을 알 수 있었다. 또 장벽이 두꺼울수록, 장벽 재료의 유전율이 작아질수록 섬락정압이 상승하였다.

• Journal of IKEEE
• /
• v.26 no.2
• /
• pp.306-312
• /
• 2022

We investigated electrical properties and deep level traps in 4H-SiC merged PiN Schottky (MPS) diodes with different barrier heights by different PN ratios and metallization annealing temperatures. The barrier heights of MPS diodes were obtained in IV and CV characteristics. The leakage current increased with the lowering barrier height, resulting in 10 times larger current. Additionally, the deep level traps (Z_1/2 and RD_1/2) were revealed by deep level transient spectroscopy (DLTS) measurement in four MPS diodes. Based on DLTS results, the trap energy levels were found to be shallow level by 22~28% with lower barrier height It could confirm the dependence of the defect level and concentration determined by DLTS on the Schottky barrier height and may lead to incorrect results regarding deep level trap parameters with small barrier heights.

• Journal of the Korean Ceramic Society
• /
• v.38 no.7
• /
• pp.639-642
• /
• 2001

전형적인 비저항-온도 특성을 갖는 BaTiO$_3$계 PTC 세라믹을 일반적인 세라믹 공정을 이용하여 제조하였고, 결정립계면에 형성된 전위장벽의 높이를 구하였다. ZnO 바리스터의 전위장벽을 구하기 위해 이용되었던 커패시턴스-전압 관계식과는 다른 새로운 관계식을 제안하였고, 기존의 비저항-온도 관계식을 다소 변경한 관계식을 이용하여 전위장벽을 구하였다. 두 관계식으로부터 구한 전위장벽의 높이는 매우 유사한 값을 보이고 있으며 타 연구자들에 의해 보고된 값과도 잘 일치하고 있다. 비저항-온도 관계식과 커패시턴스-전압 관계식을 이용하여 130-18$0^{\circ}C$ 구간에서 구한 전위장벽의 크기는 각각 0.41-0.76V와 0.36-0.80V이었다.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.398-403
• /
• 2017

본 연구에서는 gate-all-around(GAA) 수직 나노선 Field-Effect Transistor(FET)의 소스/드레인 반도체/실리사이드 접합에 존재하는 Schottky 장벽이 트랜지스터의 DC특성에 미치는 영향에 대하여 조사하였다. Non-Equilibrium Green's Function와 Poisson 방정식 기반의 시뮬레이터를 사용하여, Schottky 장벽의 위치와 높이, 그리고 채널 단면적의 크기에 따른 전류-전압 특성 곡선과 에너지 밴드 다이어그램을 통해 분석을 수행하였다. 그 결과, 드레인 단의 Schottky 장벽은 드레인 전압에 의해 장벽의 높이가 낮아져 전류에 주는 영향이 작지만, 소스 단의 Schottky 장벽은 드레인 전압과 게이트 전압으로 제어가 불가능하여 외부에서 소스 단으로 들어오는 캐리어의 이동을 방해하여 큰 DC성능 저하를 일으킨다. 채널 단면적 크기에 따른 DC특성 분석 결과로는 동작상태의 전류밀도는 채널의 폭이 5 nm 일 때까지는 유지되고, 2 nm가 되면 그 크기가 매우 작아지지만, 채널 단면적은 Schottky 장벽에 영향을 끼치지 못하였다. 본 논문의 분석 결과로 향후 7 nm technology node 에 적용될 GAA 수직 나노선 FET의 소자 구조 설계에 도움이 되고자 한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.1
• /
• pp.38-47
• /
• 1989

Calculated results for subband structures of electrons in GaInAs/InP hegerojunctions are presented, and their sensitivity to two parameters background impurity concentrations in the GaInAs, heterojunction barrier height-is examined. Energy levels, Fermi level and population of the ground energy level are increased with background impurity concentrations. The difference of the ground and first-excited energy levels is also increased with the increase of barrier height. However, the difference of the energy levels is almost invariable with barier height. But, population of the ground energy level decreases, but that of the first-excited energy level shows a slight increase.

• Electrical & Electronic Materials
• /
• v.2 no.1
• /
• pp.33-40
• /
• 1989

낮은 에너지(60KeV) 비소 이온주입으로 고종도의 얇은 표면층을 형성시켜 Pt-nSi 쇼트키 다이오드의 유효 장벽높이를 감소시켰다. 역방향 특성을 크게 저하시키지 않고 순방향 임계전압을 400mV에서 200mV로 낮추는데 필요한 이온주입량은 얇은 산화막(215.angs.)이 존재하는 상태에서 비소 이온주입을 한 경우는 9.0*$10^{12}$$cm^{-2}$이고, 산화막이 없는 상태에서 이온주입한 경우는 5.1*$10^{12}$$cm^{-2}$이었다. 이온주입후 열처리 조건은 900.deg.C에서 30분간 N$_{2}$분위기에서 행하였으며 얇은 산화막을 통한 이온주입으로 다이오드의 역방향 특성을 개선하였다.

• Electrical & Electronic Materials
• /
• v.6 no.6
• /
• pp.545-552
• /
• 1993

단층 금속 Al, Au 게이트 MESFET를 제작하여 열처리에 따른 쇼트키 계면에서의 상호확산 상태와 그에 따른 쇼트키 접촉특성 및 MESFET의 전기적 특성을 조사하였다. Al 및 Au 쇼트키 계면의 상호확산은 as-deposited 상태에서도 나타났으며 열처리 온도가 증가함에 따라 상호확산의 정도는 Au 접촉이 Al 접촉보다 컸다. 특히 Au 접촉에서 Ga의 외부확산이 현저했다 .Al 및 Au 게이트에 있어서 공통적으로 열처리 온도 증가에 따라 포화드레인 전류와 핀치오프 전압은 감소하였고 개방채널 저항은 증가하였으며 변화폭은 Au 게이트가 Al 게이트보다 컸다. Al 및 Au 접촉의 장벽높이는 as-deposited 상태에서 각각 0.70eV, 0.73eV로 페르미 준위는 1/2Eg 근처에 피닝되었다. Al 및 Au 접촉에 있어서 열처리 온도 증가에 따라 장벽높이는 각각 증가, 감소하였으며 이상계수는 각각 감소, 증가하였다. Al 접촉의 경우 열처리를 행함으로서 쇼트키 접촉특성이 개선됨을 확인할 수 있었다.

• New Physics: Sae Mulli
• /
• v.68 no.12
• /
• pp.1288-1292
• /
• 2018

Using density functional theory calculations, we study the Schottky barrier (SB) change in a two-dimensional (2D) lateral heterostructure consisting of semiconducting $2H-MoS_2$ and the ferromagnetic metal $2H-VS_2$ by applying a uniaxial tensile strain from 0% to 10%. We find that the SB for holes is much smaller than that for electrons and that SB height decreases monotonically under increasing tensile strain. In particular, we find that a critical strain where the spin-up SB for holes is abruptly reduced to zero exists near a strain of 8%, implying that only the spin-up holes are allowed to flow through the $MoS_2-VS_2$ lateral heterostructure. Our results provide fundamental information and can be utilized to guide the design of 2D lateral heterostructure-based novel rectifying devices by using strain engineering.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.649-652
• /
• 1998

본 논문에서는 MICROTEC〔3,4〕시뮬레이터를 이용하여 소트키 다이오드를 형성하고 금속-반도체 쇼트키 접촉에서 턴 온 전압과 항복 전압을 관찰하였다. 또한 여러 가지 쇼트키 장벽 높이를 가지는 금속을 사용하여 동일한 디바이스에서 이들 금속-반도체 접촉에 전압을 인가했을 때, 순 방향에서 턴 온 특성을 관찰하여 턴 온 전압과 역 방향에서의 항복 현상을 관찰하여 항복 전압을 확인하였다. 사용된 금속은 Au(0.8V), Mo(0.68V), Pt(0.9V), Ti(0.5V) 이며 반도체는 실리콘 n/n 구조가 형성되었다. 쇼트키 다이오드는 대 전력용 보다는 높은 속도의 스위칭 디바이스에 주로 응용되고 있으며 장벽의 높이가 높을수록 뚜렷한 정류 특성을 나타내어 순 방향 바이어스에서 빠른 턴 온 특성이 예상되는데 시뮬레이션 결과 또한 잘 일치하였다. 그리고 다이오드의 I-V 특성을 관찰하기 위해 역 방향 바이어스에서의 항복 전압을 관찰하였는데 쇼트키 장벽이 높을수록 낮은 항복 전압이 나타났다. 또한 디바이스 공정에서 epitaxial과 열처리 공정 후의 2차원적인 농도 분포를 나타내었다.

• Proceeding of EDISON Challenge
• /
• 2013.04a
• /
• pp.234-237
• /
• 2013

본 논문에서는 실리콘 나노선 구조를 갖는 모스펫 (Metal-Oxide-Semiconductor Field Effect Transistors, MOSFETs)과 쇼트키 장벽 트랜지스터 (Schottky-Barrier(SB) MOSFETs, SB-MOSFETs)의 전기적인 특성을 양자역학적 시뮬레이션 계산을 통해 비교하였다. 쇼트키 장벽 높이 (Schottky Barrier, ${\phi}_{SBH}$)에 따른 SB-MOSFETs의 터널링 특성을 분석하고, 소스/드레인 (S/D) 길이가 변함에 따라 달라지는 S/D 저항을 계산하여, ${\phi}_{SBH}$가 0eV인 SB-MOSFETs의 On과 Off $I_D$ 비율 ($I_{ON}/I_{OFF}$)이 MOSFETs보다 개선될 수 있음을 보였다.