

|       |
|-------|
| 論 文   |
| 6-6-5 |

## Al, Au 쇼트키 접촉의 열처리에 따른 GaAs MESFET의 전기적 특성

Electrical Characteristics of GaAs MESFET according  
to the Heat Treatment of Al and Au Schottky Contacts

남 춘 우\*, 박 창 엽\*\*

(Choon-Woo Nahm, Chang-Yub Park)

### 요 약

단층 금속 Al, Au 게이트 MESFET를 제작하여 열처리에 따른 쇼트키 계면에서의 상호 확산 상태와 그에 따른 쇼트키 접촉특성 및 MESFET의 전기적 특성을 조사하였다. Al 및 Au 쇼트키 계면의 상호확산은 as-deposited 상태에서도 나타났으며 열처리 온도가 증가함에 따라 상호확산의 정도는 Au 접촉이 Al 접촉보다 컸다. 특히, Au 접촉에서 Ga의 외부확산이 현저했다. Al 및 Au 게이트에 있어서 공통적으로 열처리 온도 증가에 따라 포화드레인 전류와 핀치오프 전압은 감소하였고 개방채널 저항은 증가하였으며 변화폭은 Au 게이트가 Al 게이트보다 컸다. Al 및 Au 접촉의 장벽높이는 as-deposited 상태에서 각각 0.70eV, 0.73eV로 페르미 준위는  $1/2E_g$  근처에 피닝되었다. Al 및 Au 접촉에 있어서 열처리 온도 증가에 따라 장벽높이는 각각 증가, 감소하였으며, 이상계수는 각각 감소, 증가하였다. Al 접촉의 경우 열처리를 행함으로써 쇼트키 접촉특성이 개선됨을 확인할 수 있었다.

### Abstract

MESFETs of single layer Al and Au gate were fabricated on n-type GaAs. Interdiffusion at Schottky interfaces, Schottky contact properties, and MESFET characteristics with heat treatment were investigated. In the as-deposited state, Schottky interfaces of Al/GaAs and Au/GaAs exhibited interdiffusion or reaction. Degree of interdiffusion in Au contact was higher than in Al contact, and especially, Ga outdiffused remarkably to the surface of Au. As the heat treatment temperature increases, saturated drain current and pinch off voltage decreased, open channel resistance increased, and degree of parameter variation in Au gate was higher than in Al gate. Schottky barrier height of Al and Au contacts was 0.70eV and 0.73eV in the as-deposited state, respectively, and Fermi level was pinned in the vicinity of  $1/2E_g$ . As the heat treatment temperature increase, barrier height in Al contact increased and in Au contact decreased, while, ideality factor in Al contact decreased and in Au contact increased. In the case of Al contact, Schottky contact characteristics were improved by heat treatment.

\* : 동의대학교 전기공학과

\*\* : 연세대학교 전기공학과

接受日字: 1993年 7月 17日

## 1. 서 론

GaAs 소자가 Si 소자에 비해서 초고속, 초고주파, 저잡음, 고출력과 같은 특성을 필요로 하는 시스템에 응용되는 이유는 우수한 전자물성 특성 때문이다.<sup>1,2)</sup>

GaAs 전자의 유효질량은 0.068 $m_0$  정도로 Si 전자의 유효질량 0.97 $m_0$ 의 7%에 불과해 GaAs는 Si보다 5-6배 정도 큰 전하이동도를 갖기 때문에 고속 논리회로에 이상적이며 회로를 구성했을 때 저전압에서도 동작이 가능하다. 또한 Si과 같이 반도체라기 보다는 반절연성에 가까운 비저항이  $10^7$ - $10^9$   $\Omega$  cm로 집적회로 제조시에 고립영역이나 우물이 불필요하기 때문에 제조공정이 간단하고 기생용량이 감소하여 속도성능을 증가시켜 준다.

이와 같이 GaAs의 우수한 전자물성을 효과적으로 이용하기 위해서는 소자 제조시 안정되고 신뢰성 있는 전극접촉 형성이 유지되어야만 한다. 모든 반도체 소자는 외부회로와 상호연결함에 있어서 계면을 요구하기 때문에 금속/GaAs 접촉계면은 GaAs 소자에서 중요한 부분이며 개별소자나 집적회로에 있어서 고속도 및 광전자 응용을 위해서는 음성 접촉 뿐만 아니라 쇼트키 접촉 특성의 개선이 필수적이다.<sup>3)</sup> 특히, MESFET의 쇼트키 접촉은 수 많은 전기적 스트레스, 대전류 사이클 및 높은 온도에 직면하기 때문에 안정된 계면상태가 요구된다.

지금까지 계면상태에 관한 연구는 실제와는 다른, 계면산화층 혹은 불순물과 같은 불필요한 변수를 제거하기 위해 주로 초고진공 상태에서 (110)방향으로 벽개된 면에 수 Å의 아주 얇은 단층의 금속을 증착시킨 이상적인 금속/GaAs 접촉을 중심으로 쇼트키 접촉의 페르미 준위의 피닝현상과 전기적, 물리적현상에 대한 연구가 진행되어 왔다.<sup>4,5)</sup>

그러나 실제적으로 금속/GaAs 접촉계면은 그와 같이 이상적일 수 없고 많은 변수를 가지고서 상호작용이 복합적으로 일어나기 때문에 계면해석이 쉽지가 않다. 따라서 본 논문에서는 단층금속 Al, Au 게이트 M-

ESFET를 제작하여 열처리에 따른 계면에서의 상호확산 상태 및 그에 따른 쇼트키 접촉특성과 MESFET의 전기적 특성을 조사하여 비교, 고찰하였다.

## 2. 실 험

### 2-1 소자의 제작

본 연구에 사용된 웨이퍼는 두께가 410 $\mu$ m 이고 비저항이  $1 \times 10^7 \Omega$ cm 이상이며 (100)결정면을 갖는 반절연성 기판상에 두께가 3 $\mu$ m 이고 자연 불순물 농도가  $1 \times 10^{14} \text{cm}^{-3}$ 이하인 버퍼층, 두께가 0.35 $\mu$ m이고 도핑 불순물 S의 농도가  $2.5 \times 10^{17} \text{cm}^{-3}$ 인 활성층, 두께가 0.23 $\mu$ m이고 도핑 불순물 Si의 농도가  $1.67 \times 10^{18} \text{cm}^{-3}$ 인 접촉층 순으로 차례로 기상 에피택시된 웨이퍼이다.

초기세척은 트리클로로에틸렌, 아세톤, 메탄올에 연속적으로 초음파 세척기로 세척한 후 접촉층의 자연 산화막을 인산계 용액 - $3\text{H}_3\text{PO}_4 : 1\text{H}_2\text{O}_2 : 50\text{H}_2\text{O}$ 으로 2분간 식각하였다[그림 1(a)]. 다음으로 소자간에 전기적으로 절연을 위해 AZ5214 포토레지스트를 도포하고 연화건조 과정을 거쳐 메사 마스크 정렬과 노광 후  $5\text{H}_2\text{O} : 1\text{AZ351}$  용액에 현상하였다. 현상된 웨이퍼를 경화건조한 다음 버퍼층 일부까지 위 인산계 용액으로 메사 식각하였다[그림 1(b)]. 그 다음, AZ5214 포토레지스트와 오음성 마스크를 사용하여 메사 식각공정과 동일하게 포토리소그래피로 리프트-오프 기술을 이용해서 오음성 접촉 감광막 패턴을 형성한 후 접촉부위를  $10\text{H}_2\text{O} : 1\text{NH}_4\text{OH}$  용액으로 잔류 산화막을 제거한 다음 진공증착기로  $1 \times 10^{-6}$  torr 진공도에서 AuGe(1200Å)/Ni(400Å)/Au(5000Å)를 차례로 증착한 후 430°C에서 3분간 질소분위기로 열로이하여 음성 접촉인 소오스와 드레인을 형성하였다[그림 1(c)]. 다음으로 게이트 마스크를 사용하여 메사 식각과 동일하게 포토리소그래피로 게이트 부위에 슬롯을 만드는 리세스 식각을 하여  $10\text{H}_2\text{O} : 1\text{NH}_4\text{OH}$  용액으로 리세스 부위의 잔류 산화막을 제거한 후 게이트 금속 Al과 Au를 2000Å 두께 증착하여 게이트 전극을




그림 1 GaAs MESFET의 제작 공정도  
Fig. 1 Fabrication process flow of GaAs MESFET

형성하였다[그림 1(d)]. 일련의 공정으로 제작된 게이트 길이가 2 $\mu$ m인 MESFET의 단면도는 그림 2와 같다. 이렇게 해서 제작된 소자는 질소분위기에서 표 1과 같은 소자 구성으로 열처리하여 질소분위기에서 냉각시켰다.

2-2 측정

열처리에 따른 게이트 전극과 GaAs 사이의 상호확산 상태를 조사하기 위해 AES (PHI4300)분석을 행하였다. 모든 시편에 대해 표면을 30초간 Ar<sup>+</sup>으로 스퍼터링 에칭 후에 AES 스펙트럼과 AES depth profile을 관찰하였으며 AES 전자빔 에너지는 3KeV였다.

표 1 GaAs MESFET의 구성  
Table 1 Configuration of GaAs MESFET

| Devices No. | Schottky metal (Gate) | Thickness (Å) | Heat treatment condition          | Ohmic metal (Source, Drain) |
|-------------|-----------------------|---------------|-----------------------------------|-----------------------------|
| #A          | Al                    | 2000          | as-deposited state                | AuGe/Ni/Au                  |
|             |                       |               | 220°C (30 min.)                   |                             |
|             |                       |               | 220°C (30 min.) + 360°C (30 min.) |                             |
| #B          | Au                    | 2000          | as-deposited state                | AuGe/Ni/Au                  |
|             |                       |               | 220°C (30 min.)                   |                             |
|             |                       |               | 220°C (30 min.) + 360°C (30 min.) |                             |




그림 2 GaAs MESFET의 SEM단면도  
Fig. 2 SEM cross-sectional view of GaAs MESFET

소자의 전기적 파라미터 측정에 있어서, 포화드레인 전류와 핀치오프 전압은 반도체 파라미터 분석기(HP4145B)를 사용하여 바로 구하였으며, 개방채널 저항은 핀치오프 전압과 내부전압을 구한 후 MESFET의 전류-전압 관계식<sup>6)</sup>으로부터 구하였다. 소오스-게이트간 쇼트키 접촉의 장벽높이( $\Phi_B$ )와 이상계수(n)는 열전자 방출모델의 전류-전압 관계식<sup>7)</sup>으로부터 다음 관계식에서 구하였다.

$$\Phi_B = \frac{kT}{q} \ln \left[ \frac{AA^{**}T^2}{I_s} \right]$$

$$n = \frac{q}{kT} \frac{\partial V}{\partial (\ln I)}$$

여기에서 q는 전자 전하량, k는 볼츠만 상수, T는 절대온도, A는 쇼트키 접촉면적, A<sup>\*\*</sup>는 리차드슨 상수(8.1 A/cm<sup>2</sup>K<sup>2</sup> : (n) GaAs), I<sub>s</sub>는 역포화 전류, I와 V는 각각 순방향 전류, 전압이다.


3. 결과 및 고찰

3-1 쇼트키 계면의 상호확산 상태


그림 3은 열처리에 따른 Al/GaAs 쇼트키 접촉의 AES 스펙트럼과 AES depth profile을 나타낸 것으로 그림 3(a), 3(c), 3(e)는 시편을 30초간 Ar<sup>+</sup>으로 스퍼터링 에칭 후의 표면에 존재하는 원소를 결정하는 AES 스펙트럼이며, 그림 3(b), 3(d), 3(f)는 깊이 따라 원소분포를 나타내는 AES depth profile을 나타낸 것이다. as-deposited 상태

및 열처리 상태의 AES 스펙트럼은 뚜렷한 변화없이 Al 원소 외에 불순물로서 O, C, S가 검출 되었으나 Ga 이나 As 원소는 검출되지 않았다. Al과 GaAs의 상호확산이 as-deposited 상태에서도 이루어졌음을 그림 3(b)에서 계면에서의 경사도로부터 알 수 있으며 열처리 온도가 증가함에 따라 상호확산이 미약하게 점점 증가하고 있음을 그림 3(d), 3(f)에서 알 수 있다.


그림 4는 열처리에 따른 Au/GaAs 쇼트




(a)#A-1 AES spectrum




(b)#A-1 AES depth profile




(c)#A-2 AES spectrum



(d)#A-2 AES depth profile



(e)#A-3 AES spectrum



(f)#A-3 AES depth profile

그림 3 Al 쇼트키 접촉의 열처리에 따른 AES 스펙트럼과 AES depth profiles

Fig. 3 AES spectrums and AES depth profiles according to the heat treatment in Al Schottky contacts

키 접촉의 AES depth profile을 나타낸 것으로 그림 4(a)의 AES 스펙트럼으로부터 as-deposited 상태에서는 Ga 피크가 나타나지 않았으나 열처리 온도가 증가함에 따라 그림 4(c), 4(e)에서 Ga 원소의 뚜렷한 외부 확산 현상을 볼 수 있으며 그에 따라 표면에서 Ga 원소의 산화로 인하여 산소피크의 크기가 점점 증가하고 있음을 알 수 있다. 이것은 Al/GaAs 쇼트키 접촉의 경우와 비교시 뚜렷한 반응성의 차이를 보여주는 것

으로 Ga 원소가 Al 층 내부로 보다 빨리 확산한다는 사실을 보여주는 것이다. 이와 관련하여 그림 3과 그림 4의 AES depth profile에서도 온도 증가에 따라 Au/GaAs 접촉의 것보다 큼을 알 수 있다.

### 3-2 전기적 특성

그림 5(a)는 Al 게이트, 그림 5(b)는 Au 게이트 MESFET의 as-deposited 상태에서 전류-전압 특성을 나타낸 것으로 채널길이





그림 4 Au 쇼트키 접촉의 열처리에 따른 AES 스펙트럼과 AES depth profiles  
 Fig. 4 AES spectra and AES depth profiles according to the heat treatment in Au Schottky contacts

가 서로 다를 수 있다. 따라서 채널깊이 차이로 포화드레인 전류, 핀치오프 전압, 개방채널 저항이 서로 다르기 때문에 열처리에 따른 파라미터의 변화정도를 상대적으로 비교 고찰하였다.


그림 6은 열처리에 따른 Al 게이트 및 Au 게이트의 파라미터 변화를 나타낸 것으로 변화의 정도는 다르나 공통적으로 포화드레인 전류와 핀치오프 전압은 감소현상을, 개방채널 저항은 증가현상을 보이고 있다. 열처리 온도가 증가함에 따라 음성 접촉특성의 변화없이 파라미터가 변한다는 것은 쇼트키 접촉특성이 변한다는 것으로 이는 게이트 금속과 GaAs가 상호 반응함을 의미한다. 이미 앞에서 논한 AES depth profile에서 나타난 바와 같이 게이트 금속이 GaAs의 채널 내부로 확산하여 도너밀도를 감소시키고 그로 인하여 유효 쇼트키 장벽

폭이 증가함으로써 채널폭이 좁아졌기 때문에 사료된다. 변화가 가장 큰 파라미터는 포화드레인 전류로 특히, Au 게이트가 Al 게이트보다 변화폭이 큰 것은 Au 접촉이 Al접촉보다 상호확산 정도가 크기 때문이다.

그림 7은 열처리에 따른 Al 접촉과 Au 접촉의 I-V 특성으로부터 장벽높이와 이상계수를 나타낸 것으로 Al 접촉의 경우 온도가 증가할수록 장벽높이 증가는 Al이 GaAs의 Ga와 치환하여 계면에 GaAs보다 밴드갭이 큰  $Al_xGa_{1-x}As$  층이 형성되었기 때문이다.<sup>4)</sup> 이것은 Eizenberg<sup>8)</sup> 등이 연구한 Al 물비에 따른 금속/ $Al_xGa_{1-x}As$  접촉의 장벽높이가  $0 \leq x \leq 0.4$ 에서 금속/GaAs 접촉의 장벽높이보다 크다는 결과로 부터도 입증된다. Au 접촉의 경우, 온도 증가에 따라 장벽높이 감소는 계면에서 Au와 Ga의 상호확산으로 인해 GaAs와 낮은 장벽접촉을 나타내는



(a) #A-I(Al gate)



(b) #B-I(Au gate)

그림 5 As-deposited 상태의 MESFET I-V 특성: (a)#A-I(Al gate), (b)#B-I(Au gate)  
Fig. 5 MESFET I-V characteristics of the as-deposited state: (a)#A-I(Al gate), (b)#B-I(Au gate)




그림 6 MESFET의 열처리에 따른 포화드레인 전류, 핀치오프 전압, 개방채널 저항

Fig. 6 Saturated drain current, pinch off voltage, and open channel resistance with heat treatment in MESFET

것으로 알려진 Au-Ga 층 때문이다.<sup>4,5,9)</sup>


as-deposited 상태에서 Al, Au 접촉의 장벽높이는 각각 0.70eV, 0.73eV로 페르미 준위가 대략  $1/2E_g$ 에 피닝되었음을 나타내는 것으로 이것은 장벽높이가 금속의 일함수와 무관하고 GaAs 표면상태에 좌우된다는 유일결함모델로 설명된다.<sup>10)</sup>

이상계수는 GaAs 표면상태 및 장벽높이와 밀접한 관계가 있는데 본 연구에서 이상계수가 다소 높은것은 GaAs 표면의 진성 표면결함과 증착시에 유발된 외인성 표면결함, 자연 산화막 그리고 기타 불순물로 인해 재결합 전류가 증가하기 때문이다. 열처리에 따라 Al 접촉의 이상계수가 감소하는 것은 표면상태의 안정화로 재결합 전류가 감소하고 장벽높이 증가로 열전자 방출 전류가 우세하기 때문으로, Au 접촉의 이상계수가 증가하는것은 장벽높이 저하로 열전자-전계 방출 전류가 우세하기 때문인 것으로 판단된다. 따라서 Al 접촉의 경우, 열처리에 따라 쇼트키 접촉특성이 개선됨을 알 수 있다.


### 5. 결 론

본 연구에서는 단층 Al과 Au 게이트 금속을 갖는 MESFET를 제작하여 열처리에 따른 쇼트키 계면상태와 전기적 특성을 조사, 비교하여 다음과 같은 결론을 얻었다.

1. Al 및 Au 쇼트키 접촉에 있어서 as-deposited 상태에서도 상호확산이 일어났으며 열처리 온도가 증가함에 따라 상호확산 정도가 증가하였고 Au 접촉이 Al 접촉보다 그 정도가 컸다.
2. 상호확산으로 인해 Al 및 Au 게이트에 있어서 공통적으로 포화드레인 전류와 핀치오프 전압은 감소하였고 개방채널 저항은 증가하였다. 파라미터의 변화정도는 Au 게이트가 Al 게이트보다 컸으며 특히 포화드레인 전류가 그러하였다.
3. Al 및 Au 접촉의 장벽높이는 as-deposited 상태에서 각각 0.70eV, 0.73eV로 페르미 준위는  $1/2E_g$  근처에 피닝되었다. 장벽높이는 열처리 온도 증가에 따라 게



(a)#A(Al gate)



(b)#B(Au gate)

그림 7 쇼트키 장벽 게이트의 열처리에 따른 I-V특성: (a)#A(Al gate), (b)#B(Au gate)

Fig. 7 Forward lnI-V characteristics according to the heat treatment in Schottky barrier gate: (a)#A(Al gate), (b)#B(Au gate)

면에서 Al 접촉의 경우  $Al_xGa_{1-x}As$  층 형서으로 인해 증가하였고 Au 접촉의 경우 Au-Ga 층 형성으로 인해 감소하였다.

4. 이상계수는 열처리 온도 증가에 따라 Al 접촉의 경우 표면상태 안정화 및 장벽높이 증가로 감소하였고 Au 접촉의 경우 장벽높이 저하로 감소하였다.

따라서 Al 접촉의 경우 열처리에 따라 쇼트키 접촉특성이 개선됨을 확인하였다. Al과 Au의 GaAs와의 반응성 차이로 인해 쇼트키 접촉금속으로서는 Al이 보다 열적으로 안정함을 확인 할 수 있었으며 앞으로 표면금속으로서 Au가 Al보다 전도성이 좋고 열적으로 안정하기 때문에 쇼트키 접촉금속이 아닌 표면금속으로 사용하기 위해서 GaAs와 Au 사이의 장벽금속에 대해 연구되어져야할 것으로 본다.

#### 참 고 문 헌

1. R.C. Eden, A.R. Livingston, and B.M. Welch, "Intergrated circuits : the c-ase for gallium arsenide," IEEE Spectrum, Dec., pp. 30-37, 1983.
2. A.G. Rode and J.G. Roger, "Gallium arsenide digital IC processing-a manufacturing perspective," Solid State Technol, Feb., pp. 209~215, 1985.
3. T. Okumura and K.N.Tu, "Electrical characterization of Schottky contacts of Au, Al, Gd, and Pt on n-type and p-type GaAs , GaAs," J.Appl.Pys. vol, 61, pp. 2965-2961, 1987.
4. N. Newmann et al, "Annealing of intimate Ag, Al, and Au-GaAs Schottky barriers," J.Vac. Sci,Technol. A, vol. 3 , pp. 996-1001, 1985.
5. Z. Liliental-Weber et al ., "Schottky and Ohmic Au contacts on GaAs: Microscopic and electrical investigation," J. Vac. Sci. Technol. B. vol. 4, pp. 912-918, 1986.
6. R. Soars, J. Graffeuil, and J. Obregon, "Application of GaAs MESFETs," Artech House, Inc., pp. 34-57, 1983.
7. S.M. Sze, "Physics of Semiconductor Devices," J. Wiley and Sons, Inc., pp. 255-258, 1969.
8. M. Eizenberg et al, "Barrier heights and electrical properties of intimate metal-AlGaAs junctions," J. Appl. Phys., vol. 61, pp. 1516-1522, 1987.
9. N. Newman et al., "Annealing of intimate Au-GaAs Schottky barriers : Thick and ultrathin metal films," J. Appl. Phys., vol. 57, pp. 1247-1251, 1985.
10. W.E. Spicer et al., "Unified defect model and beyond," J. Vac. Sci. Technol., vol. 17, pp. 1019-1027, 1980.



著者紹介



남준우

1959년 3월 7일생. 1982년 2월 울산대 공대 전기공학과 졸업. 1984년 2월 연세대 대학원 전기공학과 졸업(석사). 1989년 2월 연세대 대학원 전기공학과 졸업(공학박). 1986년 4월- 1990년 2월 삼성전자 반도체 연구소. 1993년 현재 동의대 공대 전기공학과 조교수.



박창엽

1935년 2월 13일생. 1958년 2월 연세대 전기공학과 졸업. 1960년 2월 연세대 대학원 전기공학과 졸업(석사). 1973년 9월 연세대 대학원 전기공학과 졸업(공학박). 1993년 현재 연세대 공대 전기공학과 교수.