• 융합정보논문지
• /
• 제9권10호
• /
• pp.101-107
• /
• 2019

본 논문은 화력 발전소 및 시멘트 산업에서 필요한 원자재의 운송 수단에 사용되는 컨베이어 시스템에서의 고장을 검출하는 방법을 제안하였다. 산업현장에서 사람이 접근하기가 힘들고 넓은 공간에 시스템이 동작 하는 점을 고려하여 소형 드론을 설계하였고 컨베이어의 이상을 감지하기 위하여 컨베이어에 내장된 모터의 이상 소음을 감지하는 방법을 임베디드 환경으로 설계하여 드론에 장착하는 구조로 제안하였다. 시스템을 임베디드 마이크로프로세서에 적용하기 위하여 제한된 메모리와 수행 시간을 고려한 하드웨어 및 알고리즘을 제안하였으며 주파수 분석을 통해 고장의 경향을 파악하여 알고리즘 화 하였다. 이때 고장 판별 방식은 측정을 통하여 피크주파수를 측정하고 고주파수의 연속성을 감지하는 방식으로 고장에 의한 소음의 높은 주파수를 분석하여 고장진단을 시행할 수 있었다. 제안된 시스템은 실제 화력 발전소에서 취득한 데이터를 바탕으로 실험 환경을 구성하였으며 드론에 설계된 시스템을 탑재하여 가상 환경 실험을 하여 제안된 시스템의 유용성을 확인하였다. 향후에는 드론의 비행 안정성 향상과 고장 주파수에 대한 좀 더 정밀한 방법을 사용하여 판별성능을 향상 시키는 연구가 요구된다.

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.463-471
• /
• 2021

NIST(National Institute of Standards and Technology)에서는 2016년부터 양자컴퓨팅 환경을 대비하여 양자내성암호 표준화 사업을 진행하고 있다. 현재 3라운드가 진행 중이며, 대부분 후보자(5/7)는 격자기반 암호이다. 격자기반 암호는 효율적인 연산 처리와 적절한 키 길이를 제공하여 다른 기반의 양자내성 암호보다 리소스가 제한적인 임베디드 환경에서도 적용이 가능하다는 평가를 받고 있다. 그중 SABER KEM은 효율적인 모듈러스와 연산 부하가 큰 다항식 곱셈을 처리하기 위해 Toom-Cook 알고리즘을 제공한다. 본 논문에서는 ARMv8-A 환경에서 ARM/NEON을 활용하여 SABER의 Toom-Cook 알고리즘에서 평가와 보간 과정에 대한 최적화 구현 방법을 소개한다. 평가과정에서는 ARM/NEON의 효율적인 인터리빙 방법을 제안하며, 보간 과정에 서는 다양한 임베디드 환경에서 적용 가능한 최적화된 구현 방법론을 소개한다. 결과적으로 제안하는 구현은 이전 레퍼런스 구현보다 평가과정에서는 약 3.5배 보간과정에서는 약 5배 빠른 성능을 달성하였다.

• 한국음향학회지
• /
• 제30권3호
• /
• pp.115-122
• /
• 2011

본 논문에서는 십자 형태로 구성된 네 개의 마이크로폰을 이용하여 일반화된 상호 상관 기법을 적용한 음성 도달시간 지연을 측정하여 정확한 음원 방향을 실시간으로 계산하는 방식에 대해 제시하였다. 기존 시스템에서는 마이크로폰 어레이 신호처리를 위해 데이터 수집 장치를 필요로 하므로 시스템을 내장하기 힘들고, 또한 DSP 프로세서를 사용한 음원방향 인지는 마이크로폰의 채널의 수가 늘어날수록 실시간 처리가 어려워지는 두 가지 단점이 있다. 본 논문에서는 이러한 한계를 극복하기 위하여 마이크로폰 어레이 신호처리를 이용한 향상된 음원방향 인지 하드웨어의 개발을 제안하였다. 공간 구분 기법을 이용한 효율적인 설계 및 검증방식을 제안하였고 이를 통하여 보다 정확한 방향 추정과 설계시간 단축이 가능하다. 최종적으로 음성 코덱과 FPGA를 이용하는 임베디드 시스템을 위해서 사용이 가능한 시스템을 개발하였다. 실험 결과에 의하면 PC 기반이나 DSP 프로세서를 사용한 경우에 비해 보다 빠른 처리 시간을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제20권1호
• /
• pp.135-140
• /
• 2020

최근 사물인터넷, 지능형 시스템 등의 활성화로 실시간 임베디드 시스템의 전력 절감 기술이 중요해지고 있다. 본 논문은 멀티코어 이기종메모리 환경에서 실시간 시스템의 전력 소모량을 절감하는 P-GA (parallel genetic algorithm) 스케줄링 알고리즘을 제안한다. P-GA는 멀티코어를 위한 PF (proportional fairness) 알고리즘에 기반한 프로세서의 전압 및 주파수 동적 조절 기법에 차세대 비휘발성메모리 기술을 결합하여 시스템의 전력 소모를 더욱 줄인다. 특히, 유전 알고리즘을 사용하여 태스크별 수행 프로세서의 전압 및 주파수 모드와 메모리의 종류를 최적화하여 태스크 집합의 전력 소모량을 최소화한다. 시뮬레이션 실험을 통해 P-GA가 기존 방식 대비 최대 2.85배의 전력 소모량을 감소할 수 있음을 보인다.

• 한국항공우주학회지
• /
• 제30권8호
• /
• pp.133-140
• /
• 2002

본 논문에서는 미사일, 비행체, 잠수함이나 그 외 특수한 환경에서 사용될 실험용 항체에서 사용 가능하도록 실시간 데이터 처리와 장시간 데이터 저장이 가능한 복합 항법 컴퓨터의 구조를 제안한다. 개발된 복합 항법 컴퓨터는 24시간 이상의 오랜 시간동안 운항하면서 항법 센서와 GPS, 속도계나 고도계, 심도계, 경사계 등과 같이 다양한 보조 센서 데이터들을 처리할 수 있으며 외부 충격이나 사고 등에 의하여 저장된 데이터의 손실을 없애기 위하여 기계적인 충격에 강한 테입 저장 장치를 주 저장 장치로 사용하여 시스템의 안정성을 확보한다. 실시간 처리 능력을 위해서 센서 처리를 위한 보조 마이크로 프로세서와 데이터 저장 또는 항법 알고리즘 계산을 위한 주 마이크로 프로세서를 분리하여 400Hz 이상의 샘플링 주기에서도 실시간으로 모든 계산이나 저장 과정을 수행할 수 있다. 또한 주 알고리즘은 임베디드 리눅스(Embedded Linux)에서 동작하도록 구현되었으며 센서 데이터 처리는 IMU 데이터를 기준으로 하여 시각동기를 이루도록 구성한다.

• 한국콘텐츠학회논문지
• /
• 제10권6호
• /
• pp.72-79
• /
• 2010

본 논문에서는 32bit 비동기 임베디드 프로세서용 쓰기 버퍼 기능을 갖는 데이터 캐시 구조를 제안하고 성능을 검증하였다. 데이터 캐시는 비동기 시스템에서 메인 메모리 장치와 프로세서 사이의 데이터 처리속도 향상을 목적으로 한다. 제안된 데이터 캐시의 메모리 크기는 8KB, 매핑 방식으로는 4 words(16byte)의 라인 크기를 가지며, 사상 기법으로는 4 way set associative, 교체 알고리즘으로는 pusedo LRU방식을 사용하였으며, 쓰기 정책을 위한 dirty 레지스터와 쓰기 버퍼를 적용시켰다. 설계한 데이터 캐시는 $0.13-{\mu}m$ CMOS공정으로 합성하였으며, MI벤치마크 검증 결과 평균 히트율은 94%이고 처리 속도가 46% 향상되었다.

• 한국컴퓨터정보학회논문지
• /
• 제19권3호
• /
• pp.11-16
• /
• 2014

본 논문은 예측제어기를 이용하여 2휠 로봇의 실시간 균형을 유지할 수 있는 자세 제어에 대해 연구하였다. 또한 역방향 진자 제어는 로봇이 진행하는 동안 균형을 유지하기 위하여 도입되었다. 본 논문에서 구현에 사용한 프로세서는 dsPIC30F4013 임베디드 프로세서이며 자체 균형 알고리즘을 설계하고 구현 하는 것이다. 본 연구에서 ARS는 2축의 자이로 각(roll, pitch)과 3축의 가속도계 값(x, y, z)값으로 자세를 계산하도록 하였다. 따라서 본 연구에서는 외란에 대한 자세의 불균형을 극복하기 위한 예측제어기를 제안했으며 이를 원격 시스템의 제어문제에 도입하여 2바퀴 로봇의 선형 제어기와 예측제어기를 결합한 시스템의 시뮬레이션을 수행하였다. 또한 강인한 특성을 실현하기 위해 목표 필터루프를 설계하고 강인도-안정성을 만족하는 제어기를 설계하므로 제어시스템의 안정성을 향상시키고 시스템의 성능의 저하를 최소화함을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제10권3호
• /
• pp.64-71
• /
• 2010

최근에는 프로세서의 고성능화에 따라 명령어 캐시와 데이타 캐시를 분리하는 구조의 설계가 일반적이다. 본 논문에서는 혼합 지연모델을 갖는 비동기식 명령어 캐쉬구조를 제안하며, 데이타 패스에는 지연무관인 회로모델을 적용하고 메모리 에는 번들지연모델을 도입하였다. 요소기술로는 명령어 캐시는 CPU, 프로그램 메모리와 4-상 핸드쉐이크(hand-shake) 프로토콜로 데이터를 전달하고, 8-K바이트, 4상 연관의 맵핑 구조를 가지며 Pseudo-LRU 엔트리 교체알고리즘을 채택하였다. 성능분석을 위하여 제안된 명령어 캐시를 게이트레벨로 합성하고 32비트 임베디드 프로세서와 연동하는 플랫폼을 구축하였다. 구축한 플랫폼에서 MI벤치마크 프로그램을 테스트하여 99%의 캐시히트율과 레이턴시가 68% 감소하는 결과를 얻었다.

• 한국통신학회논문지
• /
• 제32권9A호
• /
• pp.931-939
• /
• 2007

본 논문은 SMDL (Sogang Machine Description Language)을 이용한 DSP 프로세서용 인스트럭션 셋 시뮬레이터 자동 생성기 시스템의 설계에 관해 기술한다. SMDL은 DSP 어플리케이션에 최적화된 아키텍처를 포함한 임베디드 코어의 효율적 기술을 위한 머신 기술 언어로서, 구현된 인스트럭션 셋 시뮬레이터 자동 생성 시스템은 타겟 ASIP의 SMDL 기술을 입력으로 하여 인스트럭션들의 파이프라인 스테이지 별 행위 정보를 분석한 후 cycle-accurate 인스트럭션 셋 시뮬레이터를 C++ 파일로 자동 생성한다. 구현된 자동 생성 시스템의 검증을 위해 ARM9E-S, ADSP-TS20x와 TMS320C2x 아키텍처들을 SMDL로 기술하여 시뮬레이터들을 자동 생성하였으며, 생성된 시뮬레이터들을 이용하여 $4{\times}4$ 매트릭스 곱셈, 16비트 IIR 필터, 32비트 곱셈, 그리고 FFT에 연산에 대한 시뮬레이션을 수행하였다. 결과 생성된 시뮬레이터의 정확한 동작을 확인하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2008년도 춘계 종합학술대회 논문집
• /
• pp.116-120
• /
• 2008

스마트 카메라는 종래의 획득한 영상을 압축하여 전송하는 네트워크 카메라 기능에 더하여, 획득한 영상을 해석하여 상황을 인지하고 이에 따른 실시간 조치가 가능한 지능 비젼 기능을 추가적으로 갖춘 카메라이다. 지능 비젼 알고리즘들은 연산량이 많다. 따라서 싱글 CPU로 영상을 압축하고 전송하는 일 뿐만 아니라 지능 비젼 처리까지 모두 실시간으로 처리하기에는 무리가 있다. Texas Instruments 사가 제공하는 다빈치 프로세서는 ARM 코어와 DSP 코어의 듀얼 코어이며 네트워킹 인터페이스 및 비디오 획득 인터페이스를 비롯하여 디지털 비디오 응용 임베디드 제품 개발에 필요한 다양한 I/O을 지원하는 인기 있는 ASSP(Application Specific Standard Product)이다. 본 논문에서는 다빈치 프로세서 기반 스마트 카메라의 S/W 를 설계하고 구현한 결과를 기술한다. 얼굴 검출 응용을 예로 구현하였고 동작이 잘 수행됨을 확인하였다. 향후 보다 광범위하고 실시간으로 동작되는 비젼 기능이 지원되는 스마트 카메라 개발을 위해 보다 효율적인 비젼 응용 S/W 구조와 알고리즘의 최적화에 대한 연구가 필요하다.