• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.680-682
• /
• 2000

이 논문은 에지와 정점에 고장이 있는 이중 루프 네트워크의 해밀톤 성질을 고려한다. 이중 루프 네트워크 G(mn;1,m)은 m$\times$n 그리드 그래프에 에지를 추가한 4-정규 그래프이다 m과 n이 모두 짝수인 이중 루프 네트워크G(mn;1,m)은 고장난 요소(에지와 정점)의 수가 1이하인 경우에 해밀톤 연결되어 있고, 고장난 요소의 수가 2이하인 경우에 항상 해밀톤 사이클을 가짐을 보인다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.819-825
• /
• 2016

본 논문에서는 기존의 위상 고정 루프를 병렬 형태로 이중 루프를 구성하였다. 두 개의 루프를 통해서 전달 특성에 따라 원하는 크기의 대역폭을 만든다. 대역 폭의 형태는 동작하는 주파수 대역에서 잡음을 최소화 할 수 있는 위상 고정 루프를 설계하였다. 제안한 위상고정루프는 두 가지 필터를 제어하기 위하여 두 개의 기울기 값을 가지는 전압제어 발진기를 사용하였다. 또한 정확한 위상 고정을 위하여 위상 고정 상태 표시기를 사용하였다. 전체적인 위상 고정 루프가 안정적인 동작하기 위하여 각 각의 루프가 각각 $58.2^{\circ}$, $49.4^{\circ}$의 위상 여유를 가지고 있으며 두 개의 루프를 합쳤을 때에도 $45^{\circ}$이상의 안정적인 위상 여유를 가지는 것을 확인 할 수 있다. 제안된 위상 고정 루프는 1.8V 0.18um CMOS 공정을 이용하여 설계 되었다. 시뮬레이션 결과는 이중 루프를 가지고 위상고정루프의 구조가 원하는 출력 주파수를 생성하며 안정적으로 동작하는 것을 보여 주었다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.198-201
• /
• 2001

L자형 루프를 이용하여 주파수대역이 6-18 GHz인 동축-이중릿지도파관 변환기를 상용 소프트웨어인 HFSS를 이용하여 설계한 후 제작하였다. L자형 루프는 동축-구형도파관 변환기에 이미 이용되고 있는 구조로써, 이를 동축-이중릿지도파관 변환기에 적용한 것이다. 제작 후 측정결과 대역폭이 6-18 GHz로 3:1 이상을 만족하며, 최대 삽입손실이 -1.52 dB 이었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권10호
• /
• pp.868-879
• /
• 2000

이 논문은 에지나 정점, 혹은 모두에 고장이 있는 이중 루프 네트워크의 해밀톤 성질을 고려한다. 이중 루프 네트워크 G(mn;1,m)은 m$\times$m 그리드 그래프에 에지를 추가한 4-정규 그래프이다. m 과 n 이 모두 짝수인 이중 루프 네트워크 G(mn;1,m)은 고장난 요소(에지와 정점)의 수가 1이하인 경우에 해밀톤 연결되어 있고, 고장난 요소의 수가 2 이하인 경우에 항상 해밀톤 사이클을 가짐을 보인다.

• 한국음향학회지
• /
• 제14권3호
• /
• pp.28-36
• /
• 1995

본 논문에서는 능동소음제어를 위하여 망각형 지연 LMS(least mean square) 알고리듬을 이용한 이중루프제어 모델을 제안하였다. 제안한 이중루푸제어 모델은 계산양을 줄이기 위해 이득과 음향시간지연인자를 이용하여 온라인으로 라우드스피커 특성 및 오차음경로를 추정한다. 이중루프구조를 통한 오차신호의 제어는 보다 견실한 제어시스템이 된다. 음향시간지연을 추정하기 위한 필터의 입력신호는 입력 마이크로폰 신호와 적응필터의 차를 사용한다. 망각형 지연 LMS 알고리듬은 비정상상태에서 계수들의 발산을 방지하기 위해 사용한다. 실제 소음신호에 대하여 제안한 이중루프제어 모델은 소음레벨이 평균 12.9dB정도 감쇠되었다.

• 전자통신동향분석
• /
• 제13권5호통권53호
• /
• pp.53-64
• /
• 1998

본 고에서는 한파장 폐루프 공진기의 기본특성과 이를 활용한 이중모드 필터 구조 및 필터의 주요특징을 기술하였다. 또한 독립적인 직교공진모드를 이용한 폐루프 공진기의 특성과 공진기의 크기를 소형화 하는 기법 및 소형화 된 공진기의 공진조건 등을 기술하였고, 소형화 된 공진기를 이용한 듀플렉서의 응용 예 등에 대해 기술하였다. 폐루프 공진기를 이용한 이중모드필터 등은 마이크로 스트립 형태로 구현이 가능하기 때문에 MIC 또는 MMIC 등에 적합한 구조이며, 능동소자 등의 삽입이 가능하기 때문에 능동필터, VCO, 튜닝필터 등의 구현이 가능하고 소형의 듀플렉서 설계가 가능하기 때문에 향후 마이크로파 부품분야에서 기대되는 부품이라 할 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.65-70
• /
• 2008

본 논문에서는 루프 대역폭을 조절하여 빠른 위상 고정 시간을 갖는 새로운 구조의 이중 루프 위상고정루프를 제안하였다. 위상고정루프가 out-lock 상태일 때는 채널 간격의 1/10보다 더 큰 대역폭을 갖도록 하였으며, in-lock 부근에서는 채널 간격의 1/10 보다 더 작은 좁은 대역폭을 갖도록 하였다. 제안된 위상고정루프는 표준 CMOS $0.35{\mu}m$ 공정으로 HSPICE를 이용하여 설계 하였다. 시뮬레이션 결과 PLL의 대역폭을 200KHz 채널 간격 보다 14배 크게 하여 80MHz의 주파수를 변화시키는데 $50{\mu}s$의 빠른 위상고정 시간을 갖는 것으로 나타났다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.912-920
• /
• 2003

본 논문에서는 UWB용 소형 안테나를 설계하기 위해 폭이 넓은 안테나의 슬롯면내에 구형 루프를 추가하고 이중급전 방법을 사용한 슬롯루프 안테나를 제안하였다. 이 안테나는 3개의 기하학적인 공진 구조에 의해 다중 공진 모드를 발생시키는 새로운 구조이며, 각각의 공진 주파수에 따른 임피던스 정합은 이중 급진점의 오프셋 길이를 변화하여 얻을 수 있다. 제작된 안테나는 중심 주파수가 6.755 ㎓이며, 슬롯의 크기는 12.5mm${\times}$50mm이고 슬롯 내의 구형 루프의 크기는 10.5mm${\times}$27.5mm이다. 실험 결과 슬롯루프 안테나의 비대역폭은 VSWR 2:1 기준으로 63.21 %로 측정되었으며 이는 이론 값과 5% 범위 이내에서 일치하였다. 또한 안테나의 최대 이득은 7.42 ㏈i로 측정되었다.

• 한국통신학회논문지
• /
• 제27권2C호
• /
• pp.191-200
• /
• 2002

본 논문에서는 이중 루프 PLL을 이용한 IMT-2000용 주파수 합성기를 설계 및 제작하였다. 위상잡음 특성을 개선하기 위해서 기준 루프와 두 개의 루프로 나누고 기준루프에는 변형 클램프 형태의 전압제어 발진기와 루프 필터를 최적화 함으로서 위상잡음을 개선하고 메인 루프에는 동축형 유전체 공진기를 사용한 전압제어 발진기와 위상 검출기로 SPD(Sampling Phase Detector)를 사용함으로서 분주기의 사용을 없애고 개루프 이득을 크게 함으로서 위상잡음 특성을 개선하였다. 이렇게 제작된 주파수 합성기는 1.81GHz의 중심주파수에 가변범위는 158.5MHz이고 위상잡음은 100kHz offset에서 -120..66dB로 우수한 특성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제21권5호
• /
• pp.899-905
• /
• 2017

본 논문은 2.496Gb/s 데이터 레이트를 갖는 mobile industry processor interface (MIPI) M-PHY를 위한 기준 클록이 없는 이중 루프 클록 데이터 복원 회로(CDR : Clock and Data Recovery Circuit)를 제안한다. 제안하는 클록 데이터 복원회로는 적응형 루프 대역폭 조절 기법을 사용하여 적은 타임 지터를 가지면서 빠른 고정 시간을 가질 수 있다. 클록 데이터 복원회로는 주파수 고정 루프와 위상 고정 루프로 이루어진다. 제안하는 2.496Gb/s 기준 클록이 없는 이중 루프 클록 데이터 복원 회로는 1.2V 공급 전압을 갖는 65nm CMOS 공정을 이용하여 설계되었다. 2.496Gb/s pseudo-random binary sequence (PRBS)15 입력에서 시뮬레이션 된 출력 클록의 타임 지터는 $9.26ps_{p-p}$이다. 클록 데이터 복원 회로의 면적과 전력 소모는 각각 $400{\times}470{\mu}m^2$와 6.49mW이다.