• 제목/요약/키워드: 위상 연산

검색결과 195건 처리시간 0.029초

비다양체 모델간의 기하학적 접합 연산에 관한 연구 (A Study on Geometrical Glue Operation between Non-manifold Models)

  • 박상호
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제4권1호
    • /
    • pp.11-19
    • /
    • 1998
  • 오일러 연산과 집합 연산과 같은 비다양체 위상 연산은 모델링의 다양한 환경을 제공한다. 이들 연산들은 주어진 모델의 위상 정보를 적합하게 유지하도록 하기 위하여 기하학적인 문제를 발생시킨다. 꼭지점, 모서리와 면과 같은 요소들이 서로 접촉할 때 이들 연산의 내부에서 수행되는 접합 연산은 비다양체 모델의 위상을 수정하는 기본적인 방법이다. 비다양체 모델을 접합할 때는 위상 관계를 추론하여야 한다. 위상 관계의 추론 방법은 위상학적인 방법과 기하학적인 방법의 2 가지 경우로 분류할 수 있다. 위상학적인 방법은 저장되어 있는 위상 정보만을 이용하여 위상 관계를 추론한다. 반면에, 기하학적인 방법은 접합이 일어나는 부분적인 영역에서 기하학적인 형상을 고려하여 위상의 관계를 찾아내는 방법이다. 본 연구에서는 이들 중에서 기하학적인 방법에 관하여 기술한다.

  • PDF

TOF 센서용 3차원 Depth Image 추출을 위한 고속 위상 연산기 설계 (A Design of High-speed Phase Calculator for 3D Depth Image Extraction from TOF Sensor Data)

  • 구정윤;신경욱
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.355-362
    • /
    • 2013
  • TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 기술한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였으며, TSMC 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성하여 약 16,000 게이트로 구현되었고, 200MHz@1.8V로 동작하여 9.6 Gbps의 연산 성능을 갖는 것으로 평가되었다.

스크램블 연산 및 위상 천이 디지털 홀로그래피 기반 영상 이중 암호화 (Double Encryption of Image Based on Scramble Operation and Phase-Shifting Digital Holography)

  • 김철수
    • 한국산업정보학회논문지
    • /
    • 제23권4호
    • /
    • pp.13-22
    • /
    • 2018
  • 본 논문에서는 스크램블 연산(Scramble Operation) 및 위상 천이 디지털 홀로그래피(PSDH; Phase Shift Digital Holography) 기반 영상 이중 암호화 방법을 제안한다. 암호화하고자 하는 영상을 스크램블 연산을 통해 디지털적으로 1차 암호화를 수행한 후, 위상 변조하고, 위상을 천이시킨 기준파와의 간섭을 통해 2차 암호화 정보를 얻는다. 복호화 과정은 암호화 과정의 역순으로 진행된다. 두 개의 암호화된 영상들을 적절하게 산술 처리하는 위상 천이 디지털 홀로그래피 기술을 통해 디지털적으로 1차 복호화하고, 위상 복조를 한 후, 스크램블 연산 시에 사용한 암호화 키 정보를 이용하여 원래의 영상을 복원한다. 제안된 암호화 방법은 스크램블 연산에 사용된 두 개의 키 정보와 위상 천이 디지털홀로그래피 기술에서 사용된 거리 정보, 광원의 파장 등의 정보를 모두 정확하게 알아야만 원래의 영상을 복원할 수 있다.

FPGA기반 다채널 위상 측정 시스템 개발 (Development of an FPGA-based mum-channel phase measurement system)

  • 정선용;안병선;최원섭;장태규
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
    • /
    • pp.2160-2163
    • /
    • 2003
  • 본 논문에서는 FPGA를 기반으로 하는 DFT 연산알고리즘을 적용한 다채널 위상 및 HDR(Harmonic Distortion Ratio) 측정 시스템을 설계하였다. DFT 연산 알고리즘은 많은 연산량이 요구되는데, 기존에는 고가의 DSP 프로세서를 사용하여 소프트웨어적으로 처리하였지만, FPGA를 기반으로 하는 전용의 하드웨어로 구현할 경우 DSP의 연산량에 대한 부담을 감소시킬 수 있다. DFT 연산 알고리즘은 전용 ASIC으로 구현 시 경제성을 고려하기 위해서 곱셈기 공유 구조를 적용하고, 효과적인 시스템 Integration울 위해서 범용인터페이스 방식을 채택하고 이렇게 설계한 시스템을 실제 다채널 톤 신호를 입력으로 하는 동작 시험을 통하여 검증하였다.

  • PDF

위상 변조 Exclusive-OR 연산을 이용한 광학적 암호화 방법 (Optical security scheme using phase-encoded XOR operations)

  • 신창목;서동환;김수중
    • 한국광학회지
    • /
    • 제14권6호
    • /
    • pp.623-629
    • /
    • 2003
  • 본 논문에서는 XOR 연산을 위상 변조하여 만든 위상 변조 XOR(phase-encoded exclusive-OR) 연산이라는 개념을 기본으로 그레이 영상을 암호화 한 새로운 광 암호화 방법을 제안하였다 그레이 원 영상을 이진 영상들의 합으로 분리한 후 각각의 이진 영상들을 이진 무작위 영상들과 위상변조 XOR 연산 방법을 이용해 암호화하고, 이를 위상 변조하여 암호화된 데이터를 만들었다. 그리고 복호화에 필요한 키 데이터는 암호화 시 사용한 무작위 이진 영상들로 만든 무작위 그레이 영상을 위상 변조하여 구하였다 암호화된 데이터는 위상 변조로 인한 비선형성과 비가시적 특성을 가지므로 기본적으로 높은 정보보호의 특성이 있으나, 여기에 위상정보 자체를 암호화함으로써 보다 높은 수준의 정보 보호를 가능하게 하였다. 또한, 복호화 과정은 암호화 데이터와 키 데이터의 단순 곱과 기준파와 간섭을 이용하므로, 원 영상 복원 시 간단한 위상 시각화 시스템(phase-visualization system)으로 구현할 수 있다. 컴퓨터 시뮬레이션을 통해 제안한 방법의 구현 가능성과 타당성을 확인하였다.

Depth Image 추출용 CORDIC 기반 위상 연산기의 FPGA 구현 (FPGA Implementation of CORDIC-based Phase Calculator for Depth Image Extraction)

  • 구정윤;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.279-282
    • /
    • 2012
  • 본 논문에서는 3차원 영상처리용 TOF(Time-Of-Flight) 센서의 거리 측정을 위한 위상 연산기 하드웨어 구조를 제안한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation Digital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 CORDIC 기반 위상 연산기는 Verilog HDL로 RTL 수준으로 모델링되었으며, MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터를 복원하였으며, 이를 통해 하드웨어 동작을 검증하였다.

  • PDF

3차원 Depth Image 추출용 Differential CORDIC 기반 고속 위상 연산기의 FPGA 구현 (FPGA Implementation of Differential CORDIC-based high-speed phase calculator for 3D Depth Image Extraction)

  • 구정윤;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 추계학술대회
    • /
    • pp.350-353
    • /
    • 2013
  • 본 논문에서는 TOF(Time-Of-Flight) 센서에 의해 얻어진 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기의 하드웨어 구현을 제안한다. 설계된 위상 연산기는 DCORDIC(Differential COordinate Rotation DIgital Computer) 알고리듬의 vectoring mode를 이용하여 Arctangent 연산을 수행하며, 처리량과 속도를 늘리기 위해 redundant binary 수체계와 pipelined 구조를 적용하였다. 제안된 알고리듬은 고정 소수점 MATLAB 시뮬레이션을 통해 검증하고 최적 데이터 비트 수 및 반복 횟수를 결정하였다. 설계된 위상 연산기는 MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터 복원 동작을 검증하였으며, 469 MHz의 클록 주파수로 동작하여 7.5 Gbps의 성능을 갖는 것으로 평가되었다.

  • PDF

이진위상 컴퓨터형성홀로그램과 다중 XOR 연산을 이용한 영상 암호화의 개선 (An Improvement of Image Encryption using Binary Phase Computer Generated Hologram and Multi XOR Operations)

  • 김철수
    • 한국산업정보학회논문지
    • /
    • 제13권3호
    • /
    • pp.110-116
    • /
    • 2008
  • 본 논문에서는 이진위상 컴퓨터형성홀로그램(binary phase computer generated hologram;BPCGH)과 다중 XOR 연산을 이용하여 영상의 암호화를 개선시키는 방법을 제안하고자 한다. 먼저 암호화를 위해 원영상을 재생할 수 있는 BPCGH를 반복 알고리듬을 이용하여 설계하며, 이를 암호화할 영상으로 간주하여 랜덤하게 발생시킨 위상 키 영상과의 XOR 연산을 통해 암호화한다. 암호화된 영상을 다시 XOR 연산을 통해 여러 개의 슬라이드 영상으로 나눔으로써 암호화를 개선시킨다. 홀로그램의 복호화 과정은 암호화된 슬라이드 영상과 암호화시에 사용된 무작위 위상 키 영상을 직렬 정합시킨 후, 기준파와의 간섭에 의해 수행된다. 그리고 복호화 된 홀로그램 영상은 위상 변조한 후, 역푸리에 변환하여 최종적으로 구한다. 그리고 슬라이드 영상의 패턴을 적절히 바꾸어 주면 다양한 형태의 복호화된 BPCGH 영상을 생성할 수 있다. 제안된 암호화 방법은 암호화시에 사용된 무작위 키 영상 정보가 없으면 원영상이 전혀 복원되지 않고, 암호화된 슬라이드 영상을 달리함에 따라 복원되는 홀로그램의 패턴을 다양하게 얻을 수 있으므로 차별화 된 인증 시스템에 활용할 수 있다.

  • PDF

뇌파 분석을 위한 LTS 추정기법을 이용한 시계열 데이터의 효율적인 프랙탈 차원 추정 (Efficient Estimation of the Fractal Dimension from Time Series Data Using LTS (Least Trimmed Squares) Estimator for EEG (Encephalogram) Analysis)

  • 이광호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
    • /
    • pp.78-80
    • /
    • 1998
  • 본 논문은 일차원의 시계열 데이터를 입력을 하여 위상공간 재구성 과정을 거쳐 다차원 위상공간상에서 프랙탈 차원을 계산하는 효율적인 방법을 제안한다. 프랙탈 차원의 추정에 소요되는 계산량을 줄이기 위해 로그 연산을 비트 연산으로 대체하고, 거리계산의 순서를 바꿈으로써 위상공간의 차원에 무관한 상수 시간의 계산복잡도를 가지는 알고리즘을 구현하였다. 또한 최소절단자승 추정기법을 적용하여 로그-로그 그래프 상에서의 기울기 추정을 함으로써 프랙탈 차원의 추정치에 대한 정확도를 높였다. 참값이 알려진 시계열 데이터에 대한 차원 추정 실험을 통하여 제안된 방법의 정확성을 보였다.

  • PDF

TOF 센서용 3차원 깊이 영상 추출을 위한 차동 CORDIC 기반 고속 위상 연산기 (Differential CORDIC-based High-speed Phase Calculator for 3D Depth Image Extraction from TOF Sensor)

  • 구정윤;신경욱
    • 한국정보통신학회논문지
    • /
    • 제18권3호
    • /
    • pp.643-650
    • /
    • 2014
  • TOF(Time-Of-Flight) 센서에 의해 획득된 정보로부터 3차원 깊이 영상(depth image)을 추출하기 위한 위상 연산기 하드웨어를 구현한다. 설계된 위상 연산기는 DCORDIC(Differential COordinate Rotation DIgital Computer) 알고리듬의 벡터링 모드를 이용하여 아크탄젠트 연산을 수행하며, 처리량과 속도를 늘리기 위해 잉여 이진 수체계와 파이프라인 구조를 적용하였다. 고정 소수점 MATLAB 시뮬레이션을 통해 검증하고 최적 데이터 비트 수 및 반복 횟수를 결정하였으며, MATLAB/Simulink와 FPGA 연동을 통해 하드웨어 동작을 검증하였다. TSMC $0.18-{\mu}m$ CMOS 공정으로 테스트 칩을 제작하였으며, 테스트 결과 정상 동작함을 확인하였다. 약 82,000 게이트로 구현되었고, 400MHz@1.8V로 동작하여 400 MS/s의 연산 성능을 갖는 것으로 평가되었다.