• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2552-2554
• /
• 2005

제어기 설계에서 이득여유와 위상여유는 견실성 및 안정도 판별의 중요한 척도로 사용되며, 그 중 위상여유는 시스템의 성능지수와 관련된다. 이와 같은 이유로 이득여유와 위상여유의 안정도를 고려한 제어기의 설계방법이 연구되어지고 있다. 근래 Weng Khuen Ho와 Chang Chieh Hang이 제안한 설계방법은 복잡한 계산을 필요로 하는 arctan 함수를 1차 선형함수로 근사화 하여 복잡도를 감소시키면서도 원하는 이득여유와 위상여유를 만족시키는 제어기의 파라미터를 찾았다. 하지만 이 방법은 실제의 arctan 함수를 사용하는 것이 아니라 근사화된 수식을 사용함으로써 오차가 수반되어 원하는 설계조건을 만족 하지 못한다. 따라서 본 논문은 이러한 오차를 최소화하기 위해서 최적화 알고리즘을 이용한 이득여유와 위상여유를 보상하는 PID 제어기를 설계하였다.

• Proceedings of the KIEE Conference
• /
• 2004.11c
• /
• pp.66-68
• /
• 2004

PID제어기를 플랜트 파라미터를 이용하여 구성하는 IMC-PID제어에 대해 연구한다. 특히 변하는 플랜트에 대해서는 자기동조(ST, Self-Tuning)를 사용하여 시스템을 식별하여 활용한다. 특히 실시간으로 개루프의 위상여유 및 이득여유를 모니터링하여 정해진 구역을 벗어나게 되면 식별된 시스템파라미터를 이용하여 IMC-PID제어기를 구성한다. 또 시간영역 지표로 과도한 오차가 발생하는 경우에도 제어기를 갱신함으로서 전체적으로 보면 견실 PID제어기 형태를 갖게 한다.

• Proceedings of the KIEE Conference
• /
• 2007.10a
• /
• pp.255-256
• /
• 2007

본 논문에서는 주파수 응달특성의 해석을 통하여 제어기를 설계하는 방법을 제안하였다. 모델의 오차가 없다는 가정 하에 완벽 제어가 가능한 IMC-PID 구조를 사용 한으로 하나의 변수인 제어 조절 인자만으로 제어기를 설계하였다. 이 변수를 선정하는 방법으로는 위상여유와 이득여유를 고려한 방법을 수학적으로 유도하였다. 이는 설계자가 이미 알고 있는 일반적인 유도 식을 이용함으로 설계를 보다 쉽게 할 수 있다. 이를 통하여 원하는 설계사양을 만족 시키도록 하는 IMC-PID제어기의 설계 변수 값들을 수학적으로 제시하고, 그 유용성을 사례 연구와 분석을 통해 검토하였다.

• Proceedings of the KIEE Conference
• /
• 2008.04a
• /
• pp.53-54
• /
• 2008

플랜트의 모델 없이 주파수 응답만으로 안정도와 여러 성능(이득여유, 위상여유, $H_{\infty}$ 여유)을 만족하는 1차 보상기 설계 이론이 최근에 발표되었다[1]. 그중 안정도를 만족하는 제어기의 셋을 구하는 것의 수치해를 [6]에서 제시하였고, 본 논문에서는 그것을 확장하여 여러 성능을 동시에 만족하는 셋을 구하는 알고리즘을 제시하고 그것을 이용한 MATLAB용 설계 도구를 소개한다.

• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2510-2512
• /
• 2005

본 논문은 선형시불변시스템(LTI) 대하여 안정도여유(이득 및 위상여유)와 시간응답 규격(오버슈트와 응답속도)을 보장하는 PID 제어기의 이득 셋을 결정하는 방식을 제시한다. 이 방법은 시스템을 안정화시키는 전체 PID 제어기의 이득 셋을 결정하는 최근의 결과를 이용한다[1]. 본 논문에서는 폐루프 특성다항식의 계수공간에서 계수와 안정도여유 및 시간응답 성능요구 조건과의 관계를 제시한다. 제시한 방법을 이용하여 안정도를 보장하고 안정도여유와 시간영역 규격을 동시에 만족하는 PID 이득 셋을 구한다. 예제를 통해 실제 설계에 매우 유용함을 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.1
• /
• pp.177-182
• /
• 2010

The forward convener is one of power supplies used widely. This paper presents parameter tuning methods to obtain optimal circuit element values for the forward converter to minimize the output voltage variation under various load changing environments. The conventional method using the concept of the phase margin is extended to have optimal phase margin that gives slightly improved performance in the output voltage response. For this, the phase margin becomes the tuning parameter and is optimized with the genetic algorithm. Next, the circuit element values are directly chosen as the tuning parameters and also optimized using the genetic algorithm to have very improved performance in the output voltage control of the forward converter.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.699-702
• /
• 2012

본 논문에서는 WCDMA(Wide Code Division Multiple Access) 시스템 사양을 만족시키는 주파수 합성기 블록 중 위상잡음 및 전력소모의 최적 설계가 필요한 LC-VCO(voltage controlled oscillator)의 설계를 제안 하였다. 최적 설계를 위한 핵심내용은 LC-tank의 손실성분을 보상하는 MOS트랜지스터의 전달컨덕턴스와 인덕턴스 평면에 여유이득라인과 튜닝 범위 라인을 그어 설계 가능한 영역 내에서 위상잡음이 최소가 되는 인덕턴스 값을 구하고 선택하는 것이다. 제안한 최적 설계방법에 의해 진행된 LC-VCO의 시뮬레이션 결과 위상잡음 특성은 1MHz옵셋에서 -113dBc/Hz였다.

• Proceedings of the KIEE Conference
• /
• 2008.10b
• /
• pp.524-525
• /
• 2008

본 논문에서는 각각의 스위치 시비율(Duty ratio)의 변화를 이용한 기존의 풀-브릿지 방식과 두 쌍의 스위치 신호 위상 변화를 이용한 위상천이 풀-브리지(Phase-shift Full-bridge) 방식의 차이점을 서술하였다. 위상천이 컨버터의 안정성을 연구하기 위하여, 출력 전류의 맥동(ripple)을 작게 하는 배전류(Current Doubler) 정류회로와 효율을 높이기 위한 동기 정류기(Synchronous Rectifier)를 포함한 평균화 된 스위치 모델을 제안한다. 이 모델을 이용하여 PSPICE 시뮬레이션을 통해 안정성을 고찰하였으며 1.2kW급 170-14V DC-DC 컨버터의 시작품을 제작 후 시뮬레이션 결과와 시작품 결과를 비교하였다. 시뮬레이션의 경우 위상여유는 $58^{\circ}$ 시작품의 위상여유는 $68^{\circ}$로 나타났으며 교차주파수는 12kHz로 동일하게 나오는 것을 확인하였다. 따라서 제안한 시뮬레이션 모델을 이용하여 실제 회로의 안정성을 예측할 수 있으며 이를 실제 회로 제작에 활용 할 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.4
• /
• pp.819-825
• /
• 2016

In this paper, a phase locked loop structure with parallel dual loop which have a different bandwidth has been proposed. The bandwidths depending on transfer functions are obtained through dual loops. Two different bandwidths of each loop are used to suppress noise on the operating frequency range. The proposed phase locked loop has two different voltage controlled oscillator gains to control two different wide and narrow loop filters. Furthermore, it has the locking status indicator to achieve an accurate locking condition. The phase margin of $58.2^{\circ}$ for wide loop and $49.4^{\circ}$ for narrow loop is designed for stable operation and the phase margin of $45^{\circ}$ is maintained during both loops work together. It has been designed with a 1.8V 0.18um complementary metal oxide semiconductor (CMOS) process. The simulation results show that the proposed phase locked loop works stably and generates a target frequency.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.12a
• /
• pp.205-208
• /
• 2000

In this paper, we'll show that an improved PDFF controller is obtained by substituting a feedforward compensator in the existing PDFF system with a dual-input describing function, and the controller has the ability of adjusting the bandwidth of a system as well as the phase margin simultaneously. The effectiveness of the proposed controller is confirmed by applying to the DC-motor position control system. As the results of simulation, we know that it is possible to design a controller by which the bandwidth of the closed system and its phase margin are easily adjusted.