• 제목/요약/키워드: 열압착 본딩

검색결과 19건 처리시간 0.024초

접합 소재에 따른 고출력 플립칩 LED 패키지 특성 연구 (Properties of High Power Flip Chip LED Package with Bonding Materials)

  • 이태영;김미송;고은수;최종현;장명기;김목순;유세훈
    • 마이크로전자및패키징학회지
    • /
    • 제21권1호
    • /
    • pp.1-6
    • /
    • 2014
  • 고출력 LED 패키지의 열적 경로(thermal path)를 줄이기 위해 플립칩 본딩법에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 Au-Sn 열압착 본딩 및 Sn-Ag-Cu(SAC) 리플로우 본딩을 이용하여 본딩 특성 및 열적특성을 비교 평가 하였다. Au-Sn 열압착 본딩은 50 N에서 $300^{\circ}C$의 접합온도로 본딩하였고, SAC 솔더는 솔더페이스트를 인쇄한 후 리플로우법으로 피크온도 $255^{\circ}C$에서 30 sec에서 본딩하였다. SAC 솔더를 사용한 LED 패키지의 전단강도는 $5798.5gf/mm^2$로 Au-Sn 열압착 본딩의 $3508.5gf/mm^2$에 비해 1.6배 높았다. 파단면과 단면분석 결과 Au-Sn, SAC 솔더 모두 LED 칩 내부에서 파단이 일어나는 것을 관찰하였다. 반면 Au-Sn 열압착 본딩 샘플의 열저항은 SAC솔더 접합 샘플에 비해 낮았으며, SAC 솔더 접합부 내부의 기공에 의해 열저항이 커짐을 알 수 있었다.

수치해석을 이용한 구리기둥 범프 플립칩 패키지의 열압착 접합 공정 시 발생하는 휨 연구 (Numerical Analysis of Warpage Induced by Thermo-Compression Bonding Process of Cu Pillar Bump Flip Chip Package)

  • 권오영;정훈선;이정훈;좌성훈
    • 대한기계학회논문집A
    • /
    • 제41권6호
    • /
    • pp.443-453
    • /
    • 2017
  • 반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.

3D 적층 IC를 위한 웨이퍼 레벨 본딩 기술 (Wafer Level Bonding Technology for 3D Stacked IC)

  • 조영학;김사라은경;김성동
    • 마이크로전자및패키징학회지
    • /
    • 제20권1호
    • /
    • pp.7-13
    • /
    • 2013
  • 3D 적층 IC 개발을 위한 본딩 기술의 현황에 대해 알아보았다. 실리콘 웨이퍼를 본딩하여 적층한 후 배선 공정을 진행하는 wafer direct bonding 기술보다는 배선 및 금속 범프를 먼저 형성한 후 금속 본딩을 통해 웨이퍼를 적층하는 공정이 주로 연구되고 있다. 일반적인 Cu 열압착 본딩 방식은 높은 온도와 압력을 필요로 하기 때문에 공정온도와 압력을 낮추기 위한 연구가 많이 진행되고 있으며, 그 가운데서 Ar 빔을 조사하여 표면을 활성화 시키는 SAB 방식과 실리콘 산화층과 Cu를 동시에 본딩하는 DBI 방식이 큰 주목을 받고 있다. 국내에서는 Cu 열압착 방식을 이용한 웨이퍼 레벨 적층 기술이 현재 개발 중에 있다.

웨이퍼 본딩 장비용 Uniform Press 개발 (Development of Uniform Press for Wafer Bonder)

  • 이창우;하태호;이재학;김승만;김용진;김동훈
    • 대한기계학회논문집 C: 기술과 교육
    • /
    • 제3권4호
    • /
    • pp.265-271
    • /
    • 2015
  • 스마트폰을 비롯한 고성능 모바일 전자기기의 발전에 따라서 경박단소한 전자부품의 요구가 커지고 있으며 이를 위해서 새로운 패키징 방법이 탄생하고 있다. 이러한 새로운 패키징 공정에서 웨이퍼 본딩 공정이 많이 요구되고 있다. 웨이퍼 본딩에서 많이 활용되는 방법이 열 압착 방법으로 가열된 헤드로 웨이퍼에 압력을 가하여 본딩하는 방법이다. 열 압착 방법에서 요구되는 공정조건은 온도 균일성과 Uniform Press이다. 온도 균일성은 마이크로 히터와 열 해석을 통한 설계로 비교적 쉽게 요구조건을 만족 시킬 수 있지만 Uniform Press를 가공과 조립으로만 요구조건을 만족시키기 위해서는 매우 높은 정밀도가 요구된다. 열 압착 방법은 고온에서 동작되므로 열 변형에 대한 기계적인 오차를 고려하여 설계, 가공, 조립이 진행되어야하므로 많은 어려움이 따른다. 본 연구에서는 Air 스프링과 Metal Form의 자가 보정장치를 이용하여 가공, 조립, 열 변형으로 발생하는 기계적 오차를 보상하여 성능과 신뢰성을 향상시켰다.

주석 전기도금과 열압착본딩을 이용한 Bi2Te3계 열전모듈의 제작

  • 윤종찬;최준영;손인준;조상흠;박관호
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2017년도 춘계학술대회 논문집
    • /
    • pp.129-129
    • /
    • 2017
  • 열전재료는 열에너지를 전기에너지로 또는 전기에너지를 열에너지로 직접 변환하는데 가장 널리 사용되는 재료이다. $Bi_2Te_3$계 열전 재료는 400K 이하의 비교적 저온 영역에서 높은 성능지수(Dimensionless Figure of merit, ZT($={\alpha}2{\sigma}T/{\kappa}$, ${\alpha}$: 제백계수, ${\sigma}$: 전기전도도, T: 절대온도, ${\kappa}$: 열전도도))를 나타내는 열전재료이며 자동차 시트나 정수기 등에 응용되고 있다. 열전모듈은 제조시 수십 개에서 수백 개 이상의 n형 및 p형 열전소자를 알루미나($Al_2O_3$)와 같은 세라믹 기판(substrate) 상에 접합된 동 전극 위에 전기적으로 서로 직렬로 접합시켜 제조한다. 기존의 열전모듈의 제조방법에는 동 전극 위에 위에 Sn합금 분말과 플럭스(flux)의 혼합물인 솔더페이스트를 스크린 인쇄법을 사용하여 동 전극에 도포한 다음, 그 위에 열전소자를 얹고 약 520K의 열풍을 가하여 솔더를 용융시켜 열전소자와 동 전극을 접합시킨다. 스크린 인쇄법에서는 인쇄 압력이 일정하지 않으면, 솔더페이스트 층의 두께가 균일하지 않게 되어 열전소자 접합부의 불량을 유발시킨다. 그러나 열모듈은 단 하나의 접합 불량이 모듈 전체의 열전변환성능에 심각한 영향을 줄 수 있기 때문에 본 연구에서는 이러한 문제점을 해결하기 위해, 솔더페이스트를 도포하지 않고 열전소자를 직접 동 전극과 접합할 수 있는 방법을 고안하였다. 무전해도금을 이용한 니켈층을 형성시킨 $Bi_2Te_3$계 열전소자 표면에 약 $50{\mu}m$의 주석도금층을 전기도금법을 구사하여 형성시켰다. 그 후, wire cutting을 통하여 $3mm{\times}3mm{\times}3mm$의 크기로 절단한 주석도금된 열전소자를 동 전극에 얹고 1.1KPa의 압력을 가하면서 523K의 핫플레이트 위에서 3분간 방치하여 직접(direct) 열압착 접합을 실시하였다. 접합부의 단면을 SEM을 이용하여 관찰한 결과, 동 전극과 열전소자 사이의 계면에 용융 후 응고된 주석층이 결함없이 균일하게 형성된 양호한 접합부를 관찰할 수 있었다. 따라서, 솔더페이스트를 이용하지 않고, 열전소자 표면에 주석도금을 실시한 후, 동 전극과 직접 열압착 본딩을 실시하는 방법은 균일한 접합계면을 얻을 수 있는 새로운 공정으로 기대된다.

  • PDF

COG 플립칩 본딩 공정조건에 따른 Au-ITO 접합부 특성

  • 최원정;민경은;한민규;김목순;김준기
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2011년도 춘계학술발표대회
    • /
    • pp.64.1-64.1
    • /
    • 2011
  • LCD 디스플레이 등에 사용되는 글래스 패널 위에 bare si die를 직접 실장하는 COG 플립칩 패키지의 경우 Au 범프와 ITO 패드 간의 전기적 접속 및 접합부 신뢰성 확보를 위해 접속소재로서 ACF (anisotropic conductive film)가 사용되고 있다. 그러나 ACF는 고가이고 접속피치 미세화에 따라 브릿지 형상에 의한 쇼트 등의 문제가 발행할 수 있어 NCP (non-conductive paste)의 상용화가 요구되고 있다. 본 연구에서는 NCP를 적용한 COG 패키지에 있어서 온도, 압력 등의 열압착 본딩 조건과 NCP 물성이 Au-ITO 접합부의 전기적 및 기계적 특성에 미치는 영향을 조사하였다. NCP는 에폭시 레진과 경화제, 촉매제를 사용하여 다양하게 포뮬레이션을 하였고 DSC (Differential Scanning Calorimeter), TGA (Thermogravimetric Analysis), DEA (Dielectric Analysis) 등의 열분석장비를 이용하여 NCP의 물성과 경화 거동을 확인하였다. 테스트 베드는 면적 $5.2{\times}7.2\;mm^2$, 두께 650 ${\mu}m$, 접속피치 200 ${\mu}m$의 Au범프가 형성된 플립칩 실리콘 다이와 접속패드가 ITO로 finish된 글래스 기판을 사용하였다. 글래스 기판과 실리콘 칩은 본딩 전 PVA Tepla사의 Microwave 플라즈마 장비로 Ar, $O_2$ 플라즈마 처리를 하였으며, Panasonic FCB-3 플립칩 본더를 사용하여 본딩하였다. 본딩 후 접합면의 보이드를 평가하고 die 전단강도로 접합강도를 측정하였다.

  • PDF

횡방향 열초음파 본딩 기법을 이용한 COG 접합 (Chip on Glass Interconnection using Lateral Thermosonic Bonding Technology)

  • 하창완;윤원수;박금생;김경수
    • 한국정밀공학회지
    • /
    • 제27권7호
    • /
    • pp.7-12
    • /
    • 2010
  • In this paper, chip-on-glass(COG) interconnection with anisotropic conductive film(ACF) using lateral thermosonic bonding technology is considered. In general, thermo-compression bonding which is used in practice for flip-chip bonding suffers from the low productivity due to the long bonding time. It will be shown that the bonding time can be improved by using lateral thermosonic bonding in which lateral ultrasonic vibration together with thermo-compression is utilized. By measuring the internal temperature of ACF, the fast curing of ACF thanks to lateral ultrasonic vibration will be verified. Moreover, to prove the reliability of the lateral thermosonic bonding, observation of pressured mark by conductive particles, shear test, and water absorption test will be conducted.

Fine-pitch 소자 적용을 위한 bumpless 배선 시스템 (Bumpless Interconnect System for Fine-pitch Devices)

  • 김사라은경
    • 마이크로전자및패키징학회지
    • /
    • 제21권3호
    • /
    • pp.1-6
    • /
    • 2014
  • 차세대 전자소자는 입출력(I/O) 핀 수의 증가, 전력소모의 감소, 소형화 등으로 인해 fine-pitch 배선 시스템이 요구되고 있다. Fine-pitch 특히 10 um 이하의 fine-pitch에서는 기존의 무연솔더나 Cu pillar/solder cap 구조를 사용할 수 없기 때문에 Cu-to-Cu bumpless 배선 시스템은 2D/3D 소자 구조에서 매우 필요한 기술이라 하겠다. Bumpless 배선 기술로는 BBUL 기술, 접착제를 이용한 WOW의 본딩 기술, SAB 기술, SAM 기술, 그리고 Cu-to-Cu 열압착 본딩 기술 등이 연구되고 있다. Fine-pitch Cu-to-Cu interconnect 기술은 연결 방법에 상관없이 Cu 층의 불순물을 제거하는 표면 처리 공정, 표면 활성화, 표면 평탄도 및 거칠기가 매우 중요한 요소라 하겠다.