• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.33 no.8
• /
• pp.733-738
• /
• 2009

Mechanical properties of <001> silicon nanowires are presented. In particular, predictions from the calculations based on different length scales, first principles calculations, atomistic calculations, and continuum nanomechanical theory, are compared for <001> silicon nanowires. There are several elements that determine the mechanics of silicon nanowires, and the complicated balance between these elements is studied. Specifically, the role of the increasing surface effects and reduced dimensionality predicted from theories of different length scales are compared. As a prototype, a Tersoff-based empirical potential has been used to study the mechanical properties of silicon nanowires including the Young's modulus. The results significantly deviates from the first principles predictions as the size of wire is decreased.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.514-514
• /
• 2007

1차원 구조를 갖는 나노 와이어들은 나노 소자를 구현하기 위한 building-block으로 많은 과학자들의 주목을 받고 있고 또한 연구되고 있다. 하지만 그것을 정확하게 위치시키고 일정한 간격으로 정렬시키기 위한 기술 개발은 아직도 해결해야 할 큰 과제로 남아 있다. 이 논문에서, 우리는 ahsing 기술과 표면 패터닝 기술을 이용하여 대면적의 실리콘웨이퍼 위에 DNA(deoxyribonucleic acid)를 기반으로 한 금 나노 와이어를 정확하게 위치시키고 일정한 간격으로 정렬시킬 수 있는 새로운 제어 기술을 제안한다. 먼저 우리는 포토 리소그래피 공정과 $O_2$ 플라즈마 ashing 기술을 이용하여 선폭을 100 nm로 감소 시켰다. 그리고 자기조립단분자막 (self-assembled monolayers; SAMs) 방법과 lift-off 공정을 반복함으로서 1-octadecyltrichlorosilane(OTS) 층과 aminopropylethoxysilane(APS) 층을 형성하였다. 마지막으로 DNA 용액을 샘플 표면 위에 도포하고 분자 빗질 방법으로 DNA를 한 방향으로 정렬 시켰고 금 나노입자 용액을 처리하였다. 그 결과 금 나노 와이어는 $10{\mu}m$ 간격으로 일정하게 정열 되었고, APS 층에만 정확하게 정렬되었다. 우리는 금 나노 와이어를 관찰하기 위하여 원자간력 현미경 (Atomic Force Microscope AFM)을 사용하였다.

• Composites Research
• /
• v.19 no.5
• /
• pp.20-27
• /
• 2006

Self-sensing and interfacial evaluation of Ni nanowire/polymer composites were investigated using electro-macromechanical technique, which can be used fur a feasible sensing measurement on tensile and compressive loading/consequent unloading, temperature, and humidity. Mechanical properties of Ni nanowire with different aspect ratio and adding contents in either epoxy or silicone composites were measured indirectly using electro-pullout test under uniform and non-uniform cyclic loadings. Comparing apparent modulus with the conventional mechanical tensile modulus of Ni nanowire/epoxy composites, the trends were consistent with each other. Ni nanowire/epoxy composites showed the sensing response on humidity and temperature. Self-sensing on applied tensile and compressive loading/unloading was also responded for Ni nanowire/silicone composites via electrical contact resistivity showing the opposite trend between tension and compression. It can be due to the different electrically-interconnecting mechanisms of dispersed Ni nanowires embedded in silicone matrix.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.12
• /
• pp.2892-2898
• /
• 2015

We propose a new Double-Independent-Gate Ambipolar Silicon-Nanowire Field Effect Transistor(DIG Ambi-SiNWFET). The proposed transistor has two types of gate such as polarity gate and control gate. The polarity gate determines the operation that the gate bias controls NMOSFET or PMOSFET. The voltage of control gate controls the current characteristic of the transistor. We investigated systematically work functions of the two gates and source/drain to operate ambipolar current-voltage characteristics using 2D device simulator. When the work functions of polarity gate, control gate and source/drain are 4.75eV, 4.5eV, and 4.8eV, respectively, it showed the obvious ambipolar characteristics.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.9
• /
• pp.1771-1777
• /
• 2016

In this thesis, the breakdown voltage characteristics of silicon nanowire N-channel GAA MOSFETs were analyzed through experiments and 3-dimensional device simulation. GAA MOSFETs with the gate length of 250nm, the gate dielectrics thickness of 6nm and the channel width ranged from 400nm to 3.2um were used. The breakdown voltage was decreased with increasing gate voltage but it was increased at high gate voltage. The decrease of breakdown voltage with increasing channel width is believed due to the increased current gain of parasitic transistor, which was resulted from the increased potential in channel center through floating body effects. When the positive charge was trapped into the gate dielectrics after gate stress, the breakdown voltage was decreased due to the increased potential in channel center. When the negative charge was trapped into the gate dielectrics after gate stress, the breakdown voltage was increased due to the decreased potential in channel center. We confirmed that the measurement results were agreed with the device simulation results.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2012.05a
• /
• pp.103-104
• /
• 2012

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.773-776
• /
• 2014

In this work, analog performances of silicon nanowire MOSFET with different length and channel width have been measured. The channel widths are 20nm, 30nm, 80nm, 130nm and lengths are 250nm, 300nm, 350nm, 500nm. temperatures $30^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$, $100^{\circ}C$ have been measured. The trans-conductance, early voltage, gain, drain current and mobility have been characterized as a function of temperature. The mobility has been enhanced with wider channel width but it has been reduced with longer length and higher temperature. The trans-conductance has been increased with wider channel width. The early voltage has been enhanced with increase of gate length and temperature but it has been reduced with wider width. Therefore, gain has been enhanced with increase of gate longer length and wider width but it has been reduced with higher temperature.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.409-409
• /
• 2012

최근 나노크기의 미세구조 가공기술이 발달함에 따라 다양한 응용을 위한 나노소재/구조가 활발히 연구 되고 있다[1]. 그 중에서 실리콘 나노선은 태양전지, 메모리, 트랜지스터 그리고 광 공진기에 쓰일 수 있는 소재로서 기존의 실리콘 가공기술을 바로 사용할 수 있을 뿐 아니라[2], 비용 면에서 탁월한 잇점이 있기 때문에 주목 받고 있는 소재이다. 실리콘 나노선의 물리적 특성을 연구하기 위한 많은 연구가 진행되었지만, 매우 작은 크기와 높은 표면적-부피비율로 인해 생긴 독특한 특징을 완전히 이해하기에는 아직 부족한 점이 많다. 실리콘 나노선의 전류-전압특성에 영향을 미치는 요소는 도핑농도, 표면상태, 채널의 크기 등으로 다양한데, 이번 연구에서는 실리콘 나노선의 표면환경이 공기와 물 두 종류로 매질에 접하고 있을 경우에 대하여 각각 전류-전압을 측정하였다. 물이 공기와 다른 점은 크게 두 가지로 볼 수 있다. 첫째로 물의 경우에는 물에 용해된 수소이온과의 화학반응을 통하여 실리콘 표면전하가 유도되며 pH 값에 민감하게 변화한다. 둘째로 물의 유전율은 공기의 80배로서 표면부근에서의 전기장분포가 많이 왜곡된다. 이를 위하여 SOI를 기반으로 채널길이 $5{\mu}s$, 두께 40 nm, 너비 100 nm인 실리콘 나노선을 일반적인 반도체공정을 사용하여 제작하였다. 나노선의 전기적 특성 실험은 Semiconductor Parameter Analyzer (Agilent, 4155C)를 사용하여 전류-전압특성을 표면 상태를 변화시키면서 측정하였다. 실험을 통해 실리콘 나노선은 물과 공기 두 가지 표면환경에 따라 전류-전압특성이 확연히 변화하는 것을 볼 수 있었다. 동일한 전압 바이어스에서 표면에 물이 있을 때가 공기 있을 때 보다 훨씬 증가한 전류를 얻을 수 있었고(3V에서 약 2배), 비선형적인 전류-전압특성이 나타남을 관찰하였다. 본 발표에서는 이러한 실험결과를 표면에서의 전하와 정전기적인 효과로서 정성적으로 설명하고, 전산모사결과와 비교분석 하고자 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.48-48
• /
• 2009

최근 나노광전소자 응용에 큰 관심을 받는 물질인 산화물 나노선은 앞으로 불어 올 나노소재 시대를 여는 선두 물질이다. 이러한 산화물 나노선 가운데 가장 큰 관심을 받는 물질로는 산화아연 나노선을 들 수 있다. 삼화아연 나노선은 상온에서 큰 엑시톤 결합에너지 및 큰 밴드갭을 가지고 있으며 투명성 및 소자구동시 안정성을 지니고 있어 그 응용이 기대된다. 하지만 이러한 나노선을 이용한 광전소자 응용은 bottom-up 방식을 기초로 한 대면적 소자제작이 어렵다. 이러한 bottom-up 방식의 나노소자 제작에서 필요한 나노선 성장기술은 금속 catalyst 없이 대면적 성장, 나노선 수직어레이, 나노선의 고온성장, 기판 사이에 발생하는 자발적 계면층 제거 등으로 대표된다. 또한 나노선의 결정성 및 광특성 향상을 위해서는 고온성장이 불가피한데, 실리콘 기판과 같이 격자상수 불일치도가 큰 기판에서는 나노선 성장이 이루어지지 않고 다시 탈착되어 구조물이 성장되지 않는다. 본 연구에서는 선택적 삼원계 단결정 씨앗층을 이용하여 길이/직경 비가 매우 향상된 MgZnO 나노와이어를 interfacial layer 없이 수직으로 고온에서 성장하여 산화물 전계방출 에미터로서의 가능성을 확인하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.19 no.1
• /
• pp.699-704
• /
• 2018

One-dimensional nanostructures have attracted increasing attention because of their unique electronic, optical, optoelectrical, and electrochemical properties on account of their large surface-to-volume ratio and quantum confinement effect. Vertically grown nanowires have a large surface-to-volume ratio. The vapor-liquid-solid (VLS) process has attracted considerable attention for its self-alignment capability during the growth of nanostructures. In this study, vertically aligned silicon oxide nano-pillars were grown on Si\$SiO_2$(300 nm)\Pt substrates using two-zone thermal chemical vapor deposition system via the VLS process. The morphology and crystallographic properties of the grown silicon oxide nano-pillars were investigated by field emission scanning electron microscopy and transmission electron microscopy. The diameter and length of the grown silicon oxide nano-pillars were found to be dependent on the catalyst films. The body of the silicon oxide nano-pillars exhibited an amorphous phase, which is consisted with Si and O. The head of the silicon oxide nano-pillars was a crystalline phase, which is consisted with Si, O, Pt, and Ti. The vertical alignment of the silicon oxide nano-pillars was attributed to the preferred crystalline orientation of the catalyst Pt/Ti alloy. The vertically aligned silicon oxide nano-pillars are expected to be applied as a functional nano-material.