• 한국재료학회지
• /
• 제8권10호
• /
• pp.956-960
• /
• 1998

XPS와 glancing angle XRD, AES 및 AFM을 사용하여 $330^{\circ}C$-$800^{\circ}C$사이의 진공분위기에서 열처리할 때, Co/Nb이중층과 $SiO_2$기판 사이의 계면반응을 조사하였다. $600^{\circ}C$에서 Co와 Nb는 서로 활발하게 확산하여, $700^{\circ}C$이상에서는 두 층사이의 충역전이 완전히 일어났다. 그 때 Nb 중간층과 $SiO_2$기판 사이의 반응에 의하여 계면에 일부 NbO가 형성되었으며, 표면에서는 분위기 중의 산소에 의하여 $Nb_2O_5$가 생성되었다. Nb와 기판간의 반응에 의하여 유리된 Si는 $600^{\circ}C$이상에서 잔류 Co 및 Nb와 반응하여 실리사이드를 형성하였다. Co/Nb 이중층 구조는 $800^{\circ}C$에서 열처리한 후 면저항이 급증하기 시작하였는데, 이것은 Co층이 기판과 바로 접하게 되어 계면에너지를 줄이기 위해 응집되기 때문이다.

• 한국재료학회지
• /
• 제8권10호
• /
• pp.912-917
• /
• 1998

화학적 산화막(SiOx)이 형성된 Si(100)기판 위에 Co-silicide의 형성과 계면 형상에 관한 연구를 하였다. 화학적 산화막은 과산화수소수(H2O2)의 인위적 처리에 의해 약 2nm을 형성시켰다. 그 위에 5nm 두께의 Co 박막을 전자빔 증착기에 의해 증착시킨 후 열처리하여 Co-silicide를 형성하였다. 화학적 산화막 위에서 Co-silicide 반응기구를 알아 보기 위해 $500^{\circ}C$-$900^{\circ}C$의 온도 범위에서 ex-situ와 in-situ 열처리를 하였다. 이와같이 형성된 Co-silicide 시편의 상형성, 표면 및 계면 형상, 그리고 화학적 조성을 XRD, SEM, TEM, 그리고 AES를 이용하여 분석하였다. 분석 결과 es-situ 열처리시 $700^{\circ}C$까지 CoSi2 상은 형성되지 않았고 Co의 응집화현상이 일어났다. $800^{\circ}C$ 열처리한 경우에는 CoSI2가 형성되었고 facet 현상이 크게 나타났으며 불연속적인 grain 들이 형성되었다. In-situ 열처리한 경우에는 저온에서 ($550 ^{\circ}C$)반응하여 Co-silicide가 형성되기 시작하였으며 $600^{\circ}C$부터는 facet에 의해 박막의 특성이 나빠지기 시작했다. $550^{\circ}C$에서 Co가 화학적 산화막 층을 통해 확산하여 균질한 Co-silicide를 형성하였다. 이와같이 형성된 균질한 실리사이드 층을 이용하여 다단계(55$0^{\circ}C$-$650^{\circ}C$-$800^{\circ}C$)열처리에 의해 균질한 다결정 CoSI2의 형성이 관찰되었다.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2003년도 춘계학술대회 논문집
• /
• pp.289-293
• /
• 2003

This study dealt with the characterization of $MoSi_2$ based composites containing three types of additive materials such as SiC, $NbSi_2\;and\;ZrO_2$ particles have been investigated, based on the detailed examination of their microstructures and fracture surfaces. The effects of reinforcing materials on the high temperature strength of $MoSi_2$ based composites have been also examined. $MoSi_2$ based composites were fabricated by the hot press process under the vacuum atmosphere. The volume fraction of reinforcing materials in the composite system was fixed as 20 %. The microstructures and the mechanical properties of $MoSi_2$ based composites were investigated by means of SEM, EDS, XRD and three point bending test.

• Applied Microscopy
• /
• 제34권2호
• /
• pp.95-102
• /
• 2004

본 실험에서는 tripod polishing 방법을 이용하여 Pd/GaN/Sapphire 박막, PZT/MgO/Si 박막, 304 stainless steel 분말, $Mo_5Si_3/Mo_2B$ diffusion couple의 매우 다양한 물성이 포함된 불균질 재료의 TEM 시편을 제작하고 분석하였다. Tripod polishing을 사용하여 시편을 준비하면 시편의 종류에 관계없이 시편의 선단부에 매우 광범위한 전자빔 투과 영역을 지닌 TEM 시편을 얻을 수 있었으며, Pd/GaN/Sapphire 박막, PZT/MgO/Si 박막과 같이 기판이 경한 반도체 재료의 경우에는 연마 정도가 균일하며 연마과정 동안 오염이 심하지 않기 때문에 ion milling으로 cleaning 없이 TEM 관찰이 가능하다. 한편 304 stainless steel 분말과 같은 금속재료의 경우 짧은 시간의 ion milling 은 시편의 오염 제거에 도움된다. $Mo_5Si_3/Mo_2B$ diffusion couple에 형성된 실리사이드는 큰 취성 때문에 polishing 동안 시편이 깨지는 현상으로 전자가 투과할 수 있을 정도의 연마가 불가능하여 1시간 정도 ion milling 연마가 필요하다. Tripod polishing으로 TEM 시편을 준비하면 분석하고자 하는 지역을 정확하고도 넓게 연마할 수 있다. 또한 비교적 짧은 시간 내에 ion milling 없이 TEM 시편을 제작할 수 있기 때문에 ion milling에서 유발되는 여러 가지 문제점들을 해결할 수 있는 장점이 있었다. 그러나 tripod polishing은 전부 수작업으로 시편을 준비하기 때문에 시편을 제작하는 과정 동안 매우 세심한 주의가 요구되며 제작자의 숙련도와 경험을 필요로 하는 단점이 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.79-79
• /
• 2000

탄화규소는 그 전기적, 열적 기계적 안정성 때문에 새로운 반도체 재료로서 주목받고 있는 물질이다. 탄화규소를 이용하여 전자소자를 제조하기 위해서는 ohmic 접촉과 Schottky 접촉을 형성하는 전극물질의 개발이 선행되어야 하며, 고온, 고주파, 고출력용 반도체 소자를 제조하기 위해서는 전극의 고온 안정성 확보가 필수적이다. 따라서 탄화규소 소자의 응용범위는 전극에 의해서 제한된다고 할 수 있다. 일반적으로 전극을 증착한 후 원하는 접촉 특성을 얻기 위해서는 열처리 과정을 거쳐야 하며 접촉의 특성이 열처리에 의해 영향을 받는 것으로 알려져 있다. 따라서 본 연구에서는 열처리가 금속/탄화규소 접촉의 특성에 미치는 영향을 알아보고자 하였으며, 이를 바탕으로 우수한 Schottky 다이오드의 제작 가능성을 타진해보고자 하였다. 유기실리콘 화합물 원료인 TEMSM(bis-trimethysilylmethane)을 사용하여 실리콘 기판위에 단결정 $eta$-Sic 박막을 증착하였다. 기판의 영향을 줄이기 위하여 $\beta$-Sic 박막의 두께가 $1.5mu extrm{m}$ 이상인 시편을 사용하였다. 전극으로는 Pt를 사용하였으며, 전극 증착은 DC magnetron sputter를 이용하였다. 전기적인 특성을 분석하기 위하여 전류-전압, 커패시턴스-전압 특성을 분석하였고, XRD와 AES를 이용하여 계면에서의 반응을 알아보았다. Hall 측정 결과 모든 $\beta$-Sic 박막은 약 2$\times$1018cm-3 정도의 도핑 농도를 갖는 n형 탄화규소임을 확인하였다. Pt/$\beta$-Sic 접촉은 열처리 전에는 ohmic 접촉 특성을 보였으나 열처리 후에는 Schottky 접촉의 특성을 나타냈다. 전기적 특성 분석을 통하여 열처리 온도가 증가할수록 에너지 장벽의 높이가 증가하는 것을 알 수 있었다. 이상적인 Pt/$\beta$-Sic 접촉의 특성을 보이는 것은 전극 증착시 sputtering에 의하여 계면에 발생한 결함이 도너의 역할을 하여 에너지 장벽의 두께를 감소시켜 tunneling을 촉진하기 때문인 것으로 판단된다. 열처리 후 접촉 특성이 변화하는 것은 이러한 결함들의 소멸 때문으로 생각된다. AES 분석을 통하여 열처리시 Pt가 $\beta$-Sic 내부로 확산하는 것을 알 수 있었으며, 이 때 Pt가 $\beta$-Sic 와 반응하여 계면에 실리사이드가 형성됨으로써 Pt/$\beta$-Sic 계면이 보다 안정한 탄화규소 박막 내부로 이동하게 되고 계면의 결함 농도가 줄어드는 것이 접촉 특성 변화의 원인이라 할 수 있다. 열처리 온도가 증가함에 따라 계면이 점점 $\beta$-Sic 내부로 이동하여 결함농도가 낮아지기 때문에 tunneling 효과가 감소하여 에너지 장벽이 높아지게 된다. Pt를 ohmic 접촉과 Schottky 접촉 전극물질로 이용하여 제작한 Schottky 다이오드는 ohmic 접촉 형성시 Schottky 접촉에 발생하는 wputtering 손상에 의하여 좋은 정류특성을 얻지 못하였다. 따라서 chmic 접촉 전에 Schottky 접촉의 passivation이 필요한 것으로 판단된다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.467-472
• /
• 2021

고온에서도 반도체 소자의 안정적인 동작이 필요하다. 반도체 소자의 구조중에서 고온에서 불안정한 전기적 응답을 야기할 수 있는 영역은 금속과 반도체가 접합하는 콘택층이다. 본 연구에서는 p형 SiC 층위에 니켈-실리사이드(NiSix)의 콘택층을 형성하는 공정과정에 포함되는 어닐링 공정 조건이 콘택 저항의 비저항과 전체 저항에 미치는 효과를 고찰하였다. 이를 위해, 4인치 p형 SiC층 위에 전송길이 이론(transfer length method: TLM) 측정을 위한 알련의 전극 패턴들을 형성하였고, 어닐링 온도(1700와 1800℃)와 어닐링 시간(30와 60분)을 달리하여 4종의 시료를 제조하였으며, TLM을 이용한 저항을 측정하였다. 그 결과, 어닐링 조건이 콘택층의 저항과 소자의 전기적 안정성에 영향을 미치는 사실을 확인하였다.

• 대한금속재료학회지
• /
• 제46권2호
• /
• pp.88-96
• /
• 2008

Thermal evaporated 10 nm-$Ni_{50}Co_{50}$/(70 nm-poly)Si films were deposited to examine the energy saving properties of silicides formed by rapid thermal annealing at temperature ranging from 500 to $1,100^{\circ}C$ for 40 seconds. Thermal evaporated 10 nm-Ni/(70 nm-poly)Si films were also deposited as a reference using the same method for depositing the 10 nm-$Ni_{50}Co_{50}$/(70 nm-poly)Si films. A four-point probe was used to examine the sheet resistance. Transmission electron microscopy (TEM) and X-ray diffraction XRD were used to determine cross sectional microstructure and phase changes, respectively. UV-VIS-NIR and FT-IR (Fourier transform infrared spectroscopy) were used to examine the near-infrared (NIR) and middle-infrared (MIR) absorbance. TEM analysis confirmed that the uniform nickel-cobalt composite silicide layers approximately 21 to 55 nm in thickness had formed on the single and polycrystalline silicon substrates as well as on the 25 to 100 nm thick nickel silicide layers. In particular, nickel-cobalt composite silicides showed a low sheet resistance, even after rapid annealing at $1,100^{\circ}C$. Nickel-cobalt composite silicide and nickel silicide films on the single silicon substrates showed similar absorbance in the near-IR region, while those on the polycrystalline silicon substrates showed excellent absorbance until the 1,750 nm region. Silicides on polycrystalline substrates showed high absorbance in the middle IR region. Nickel-cobalt composite silicides on the poly-Si substrates annealed at $1,000^{\circ}C$ superior IR absorption on both NIR and MIR region. These results suggest that the newly proposed $Ni_{50}Co_{50}$ composite silicides may be suitable for applications of IR absorption coatings.

• 한국진공학회지
• /
• 제18권4호
• /
• pp.302-309
• /
• 2009

쇼트키 장벽 관통 트랜지스터에 실리콘 나노점을 부유 게이트로 사용하는 비휘발성 메모리 소자를 제작하였다. 소스/드레인 영역에 어븀 실리사이드를 형성하여 쇼트키 장벽을 생성하였으며, 디지털 가스 주입의 저압 화학 기상 증착법으로 실리콘 나노점을 형성하여 부유 게이트로 이용하였다. 쇼트키 장벽 관통 트랜지스터의 동작 상태를 확인하였으며, 게이트 전압의 크기 및 걸어준 시간에 따른 트랜지스터의 문턱전압의 이동을 관찰함으로써 비휘발성 메모리 특성을 측정하였다. 초기 ${\pm}20\;V$의 쓰기/지우기 동작에 따른 메모리 창의 크기는 ${\sim}5\;V$ 이었으며, 나노점에 충분한 전하 충전을 위한 동작 시간은 10/50 msec 이었다. 그러나 메모리 창의 크기는 일정 시간이 지난 후에 0.4 V로 감소하였다. 이러한 메모리 창의 감소 원인을 어븀 확산에 따른 결과로 설명하였다. 본 메모리 소자는 비교적 안정한 쓰기/지우기 내구성을 보여주었으나, 지속적인 쓰기/지우기 동작에 따라 수 V의 문턱전압 이동과 메모리 창의 감소를 보여주었다. 본 실험 결과를 가지고 실리콘 나노점 부유게이트가 쇼트키 장벽 트랜지스터 구조에 접목 가능하여 초미세 비휘발성 메모리 소자로 개발 가능함을 확인하였다.

• 한국재료학회지
• /
• 제14권8호
• /
• pp.573-578
• /
• 2004

Newly developed silicide materials for ULSI should have the appropriate electrical property of low resistant as well as process compatibility in conventional CMOS process. We prepared $NiCoSi_x$ silicides from 15 nm-Co/15 nm-Ni/Si structure and performed contact dry etch process to confirm the dry etch stability and compatibility of $NiCoSi_x$ layers. We dry etched the photoresist/SiO/silicide/silicon patterns with $CF_4\;and\;CHF_3$ gases with varying powers from 100 to 200 W, and pressures from 45 to 65 mTorr, respectively. Polysilicon and silicon active layers without silicide were etched $0\sim316{\AA}$ during over etch time of 3min, while silicon layers with proposed $NiCoSi_x$ silicide were not etched and showed stable surfaces. Our result implies that new $NiCoSi_x$ silicides may replace the conventional silicides due to contact etch process compatibility.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.60-63
• /
• 2000

We have investigated the relationship between electrical and morphological properties of titanium silicide films. In this study, the C54 titanium silicides were formed by using high temperature sputtering and one-step annealing. From the measurement of electrical and morphological properties, a smooth surface and a relaxed roughness were observed for the titanium silicide film fabricated by high temperature sputtering. And it seems that the previous effect could improve electrical properties.