

화학적 산화막을 이용한 epitaxial CoSi_2 형성과 계면구조

신영철 · 배철휘 · 전형탁

한양대학교 금속공학과

Formation and Interface Morphologies of the Epitaxial CoSi_2 Using the Chemical Oxide on Si(100) Substrate

Young Chul Shin, Choelhwyi Bae and Hyeongtag Jeon

Dept. of Metallurgical Eng., CPRC, Hanyang Univ., Seoul 133-791

(1998년 1월 15일 받음, 1998년 8월 14일 최종수정본 받음)

초록 화학적 산화막 (SiO_x)이 형성된 Si(100) 기판 위에 Co-silicide의 형성과 계면 형상에 관한 연구를 하였다. 화학적 산화막은 과산화수소수 (H_2O_2)의 인위적 처리에 의해 약 2nm을 형성시켰다. 그 위에 5nm 두께의 Co 박막을 전자빔 증착기에 의해 증착시킨 후 열처리하여 Co-silicide를 형성하였다. 화학적 산화막 위에서 Co-silicide 반응기구를 알아 보기 위해 500°C ~ 900°C의 온도 범위에서 *ex-situ*와 *in-situ* 열처리를 하였다. 이와같이 형성된 Co-silicide 시편의 상형상, 표면 및 계면 형상, 그리고 화학적 조성을 XRD, SEM, TEM, 그리고 AES를 이용하여 분석하였다. 분석 결과 *ex-situ* 열처리시 700°C 까지 CoSi_2 상은 형성되지 않았고 Co의 응집화현상이 일어났다. 800°C 열처리한 경우에는 CoSi_2 가 형성되었고 facet 현상이 크게 나타났으며 불연속적인 grain들이 형성되었다. *In-situ* 열처리한 경우에는 저온에서 (550°C) 반응하여 Co-silicide가 형성되기 시작하였으며 600°C 부터는 facet에 의해 박막의 특성이 나빠지기 시작했다. 550°C에서 Co가 화학적 산화막 층을 통해 확산하여 균질한 Co-silicide를 형성하였다. 이와같이 형성된 균질한 실리사이드 층을 이용하여 다단계 (550°C-650°C-800°C) 열처리에 의해 균질한 단결정 CoSi_2 의 형성이 관찰되었다.

Abstract The formation and interface morphologies of Co-silicide on the chemically oxidized Si(100) have been investigated. The chemical oxide of the thickness of about 2nm was formed by dipping the Si wafers into the hydrogen peroxide(H_2O_2) solution, and the cobalt thin films were deposited by using the electron-beam evaporation system and followed by thermal annealing. *Ex-situ* and *in-situ* annealing processes have been used to investigate the reaction mechanism of Co-silicide at temperatures between 500°C and 900°C. The Co-silicide thin films have been analyzed with XRD, SEM, TEM, and AES to verify the phase formation, the surface and interface morphologies, and the chemical composition. In the case of the *ex-situ* annealing, the phase of CoSi_2 was not formed until 700°C and the Co thin film was aggregated. However, the CoSi_2 films was formed at 800°C and exhibited large faceted and discontinuous grains. In the case of the *in-situ* annealing, Co-silicide was formed at the low temperature of 550°C and its property degraded from temperature of 600°C. At the temperature of 550°C, Co diffused through the chemical oxide layer to form the uniform Co-silicide layer. Therefore the uniform and single-crystal CoSi_2 layer was formed from the uniform silicide layer by multi-step annealing(550°C-650°C-800°C).

1. 서 론

최근 반도체소자의 제조 기술이 급속히 발전함에 따라 고 속소자 개발을 위한 새로운 공정 개발에 관한 연구가 활발히 진행되고 있다. 현재 giga급 소자의 경우 회로 선폭 (design rule)이 deep-submicron 이하로 줄어들면서 소오스와 드레인 영역에서 저저항과 ultrashallow junction 형성이 요구되어지고 있다.^{1,2)} 따라서 이러한 요구에 부합하기 위해 현재 소오스와 드레인 영역에서 silicided shallow junction을 형성하는데 PJS (post-junction silicidation) 방법과 SADS (silicide-as-doping-source) 기술이 사용되고 있다. 그러나 두 경우 모두 실리사이드 층의 균질성과 열적 안정성이 매우 중요시 되고 있다. 단결정 박막 실리사

이드의 경우 표면과 계면에서 입계 (grain boundary) grooving에 의하여 고온 열처리 공정에서 실리사이드가 응집화되는 현상이 일어난다. 따라서 입계가 없고 높은 열적 안정성을 가지는 epitaxial 실리사이드에 연구가 많은 관심을 갖게되었다.^{3~6)} 금속 실리사이드 중 CoSi_2 는 낮은 저항 ($15\mu\Omega\text{cm}$), 높은 열적 안정성, 그리고 Si과 거의 같은 격자 상수 (1.2% lattice mismatch)를 가진 CaF_2 구조를 이루고 있는 장점으로 인해 많은 연구가 이루어지고 있다.^{7~13)} 특히 epitaxial CoSi_2 는 HBT (heterojunction bipolar transistor)의 일종인 MBT (metal base transistor) 혹은 PBT (permeable base transistor) 등과 같은 고속소자 적용을 목적으로도 많은 연구가 진행되고 있다.

Epitaxial CoSi_2 성장방법은 크게 MBE (molecular

beam epitaxy) 방법, 이온 주입 후 열처리(mesotaxy) 방법, 그리고 Co/Ti 이중층을 이용한 방법등으로 요약된다. 첫째, MBE방법은 원자적으로 깨끗한(atomically clean) 기판과 초고진공이 요구되어지며 화학량론 비(stoichiometric ratio)로 동시에 증착해야 하기 때문에 실제 공정 적용에 어려운 점이 있다.⁹⁾ 둘째로 이온 주입 방법은 high-energy, high-dose로 Co를 주입시켜야 하는 점에서 현 공정의 적용이 어려우며 공정 중 buried CoSi₂의 횡방향 성장(lateral structuring)이 일어나는 문제점과 40nm 이하의 두께의 CoSi₂를 형성시키기 어려운 단점을 가지고 있다.¹⁰⁾ 셋째로 Co/Ti 이중층을 이용한 경우 현 공정에 적용이 용이하고 좋은 성질의 epitaxial CoSi₂를 형성시킬 수 있는 장점으로 현재 많은 연구가 이루어지고 있다.^{11~13)} 그러나 금속 이중층을 이용한 이 방법도 금속 중간층으로 증착한 Ti이 산화막(field oxide)과 반응을 하며 산화막 테두리(edge) 근처에 큰 기공(void)을 형성시키는 문제점을 안고 있으며, As이 도핑된 Si에서는 epitaxy를 성장시키기 어려운 단점이 있다. 그리고 40nm 이하의 두께로 균질한 epitaxial CoSi₂를 형성시키기 매우 어려운 문제점을 가지고 있다.¹²⁾ 이러한 이유로 Si(100)에서 30nm 두께 이하의 epitaxial CoSi₂층을 형성시키기 위한 연구는 중요한 과제 중의 하나가 되었다.^{14~16)}

본 연구에서는 금속 중간층인 Ti 층으로 인한 문제점을 해소하기 위해 금속 박막 대신 화학적 산화막을 확산 방지막으로 이용한 epitaxial CoSi₂ 형성에 관한 연구를 하였다.¹⁷⁾ 현재 보고된 바에 의하면 산화막의 두께가 한정되어 있으므로 증착되는 Co의 두께가 1~3 nm로 제한되게 된다. 그러므로 원하는 두께의 CoSi₂를 형성시키기 위해 증착과 열처리를 반복하여야 한다. 그러나 본 실험의 경우 반도체 소자의 동작에 필요한 두께까지 epitaxial CoSi₂로 형성시키기 위해서 Co를 5nm 이상 증착한 후 저온에서 Co-silicide 층을 형성시켜 다단계 열처리 공정에 의해 epitaxial CoSi₂를 형성하였다. 화학적 산화막을 중간층으로 이용한 방법은 초고진공 조건을 요구하지 않으며, 금속 중간층(Ti)을 사용하지 않음으로써 기공을 형성하지 않는 장점이 있다.^{1, 11, 18, 19)} 본 실험은 화학적 산화막을 이용한 epitaxial CoSi₂ 형성에 대한 연구로써 Co의 확산을 제어하기 위해서 Co의 증착하는 두께를 제한하는 대신 원하는 두께의 Co를 증착한 후 첫번째의 열처리 온도를 낮추어 줌으로써 Co의 확산 속도를 늦춰 양질의 epitaxial CoSi₂를 얻을 수 있었다.

2. 실험 방법

본 실험에서는 B-도핑된 비저항 5~10Ωcm인 2 inch p-type Si(100) 기판을 사용하였다. 실험은 Si 기판의 세정, 화학적 산화막 형성, Co-silicide 박막의 증착 및 열처리, 그리고 각 온도에서 형성된 Co-silicide 박막의 분석으로 하였다.

Si 기판의 유기 오염물을 제거하기 위해 piranha(H₂SO₄: H₂O₂=4:1) 세정을 한 후 자연 산화막을 회석 불산 용액

(HF:H₂O=1:50)을 이용하여 제거하였다. 불산 세정 후 30% H₂O₂ 용액에 Si(100) 기판을 약 10분간 처리하여 화학적 산화막을 형성하였다. Co 박막의 증착은 전자빔 증착기(e-beam evaporator)를 이용하여 5nm의 Co를 증착하였다. 기저압력(base pressure)은 1×10⁻⁷torr였으며, Co 금속 증착 시 증착기 내의 압력은 5×10⁻⁶torr로 유지하였으며 증착 두께는 *in-situ* 두께 측정기(quartz crystal oscillator)로 측정하였다. 증착이 끝난 시편은 진공 분위기(2×10⁻⁶torr)의 진공로(vacuum furnace)에서 500°C에서 900°C까지 각각 10분간 열처리를 하였다. 그리고 또 다른 방법으로 Co 박막을 증착 후 진공을 깨뜨리지 않고 *in-situ*로 열처리하였다. *In-situ* 열처리 시 증착기 내의 압력은 5×10⁻⁷torr로 유지되었으며, 500°C, 550°C, 600°C, 650°C에서 각각 1시간씩 열처리하였다. 다단계(multi-step) 열처리는 550°C에서 시작하였으며 550°C~650°C~800°C로 3단계로 열처리하였다.

Co 실리사이드를 형성한 시편은 표면과 계면 분석을 위해 주사전자현미경(scanning electron microscopy)과 단면투과전자현미경(cross-sectional transmission electron microscopy)을 이용하였으며 시편의 상분석을 위해 X선회절(X-ray diffractometry)을 사용하였다. 그리고 깊이 방향 화학 분석을 위해 Auger전자 분광(Auger electron spectroscopy) 분석을 수행하였다.

3. 결과 및 고찰

화학적 산화막은 Si(100) 기판을 30% H₂O₂ 용액에서 10분간 처리하여 형성시켰으며, 그 두께를 고배율 전자현미경(high resolution TEM)으로 측정하였다. 그림 1에 나타낸 바와 같이 화학적 산화막의 두께는 약 2nm이며 실리콘 기판위에서 전체적으로 균일하게 형성되어 있다. 그림 2는 각각 500°C~900°C에서 *ex-situ*에 의한 진공로에서 열처리한 시편의 X선 회절 분석 결과이다. 700°C까지 Co 상만 나타나다가, 800°C부터 CoSi₂상이 나타나기 시작했다. 즉 700°C까지 화학적 산화막이 Co의 확산을 막아 실리사이드 반응을 억제하였음을 알 수 있다. 800°C부터 CoSi₂(200)면 뿐만 아니라 (220), (111)면도 같이 존재한다. 그




Fig. 1. Cross-sectional TEM(XTEM) micrograph of the chemical oxide formed by dipping in H₂O₂ for 10min




Fig. 2. X-ray diffraction spectra after evaporation of 5nm Co on the oxidized Si(100) and subsequent annealing for 10min from 500°C to 900°C with 100°C increments, respectively

그림 3은 진공로에서 700°C에서 900°C까지 열처리한 단면 TEM 사진이다. 그림 3(a)에서 보듯이 700°C에서 열처리했을 경우 Co 박막이 화학적 산화막 위에서 응집화하고 Si과 반응하지 않았으며, 이 결과는 그림 2의 XRD 결과와 일치한다. 응집화 현상은 표면 에너지로 설명될 수 있다. 일반적으로 산화막의 표면 에너지는 금속의 표면 에너지보다 낮기 때문에 금속 박막은 온도가 증가하면서 산화막 위에서 응집화한다. 900°C에서는 그림 3(b)에서와 같이 CoSi_2 결정이 facet 현상이 두드러지게 나타나고 있다. 그 이유는 Si(111) 면의 표면 에너지가 다른 면들 중에서 가장 낮으므로 $\text{CoSi}_2(111)/\text{Si}(111)$ 의 계면이 다른 면에 비해 에너지 적으로 더 안정하다. 따라서 CoSi_2 결정은 Si과 facet을 이루면서 계면 에너지를 낮추는 방향으로 성장하게 된다. 그리고 위의 결과로부터 Co 중착 후 공기 중에 노출 시 확산방지막으로써의 SiO_x 의 역할이 오히려 반응을 심하게 억제하여 고온의 열처리가 필요하고 따라서 불균질한 Co 실리사이드를 형성시켰다고 할 수 있다. 따라서 이러한 Co의 공기 중 노출을 막기위해 Co를 5nm 중착한 후 진공을 깨뜨리지 않고 중착기 내에서 *in-situ*에 의한 열처리 실험을 하고 분석을 행하였다.




Fig. 3. XTEM micrographs of 5nm deposited and *ex-situ* annealed at (a) 700°C and (b) 900°C for 10min

다음은 *in-situ*에 의한 열처리 결과이다. 그림 4는 500°C~650°C 온도 범위에서 열처리한 시편의 XRD 결과이다. 500°C에서 열처리한 시편의 경우 아직 Co가 Si기판과 반응하지 않았으며 550°C에서 열처리한 시편은 Si과 반응하여 실리사이드 피크가 나타나기 시작하였다. 그러나 $\text{CoSi}_2(200)$ 면에 해당하는 피크의 세기가 약한 것으로 보아 화학적 산화막을 통하여 실리콘 계면으로 Co가 확산하여 Si과 반응하여 형성된 CoSi_2 의 결정립이 적기 때문이라고 여겨진다. 600°C와 650°C에서는 $\text{CoSi}_2(200)$ 면에 해당하는 피크의 세기가 증가하므로 CoSi_2 의 결정립이 성장되어감을 알 수 있다. 그림 5는 500°C에서 650°C까지의 온도 범위에서 열처리한 시편의 단면 TEM 사진이다. 그림 5(a)는 500°C에서 열처리한 시편으로 Co가 아직 Si과 반응하지 않아서 실리사이드를 형성하지 않고 화학적 산화막 위에 남아 있음을 보여진다. 그림 5(b)는 550°C에서 열처

리한 시편으로 실리콘과 Co-silicide의 계면이 균질함이 관찰되었다. 그림 5(c)는 600°C에서 열처리한 시편으로




Fig. 4. XRD patterns of the samples which were 5nm Co deposited *in-situ* annealed at (a) 500°C, (b) 550°C, (c) 600 and (d) 650°C for 1 hour, repectively




Fig. 5. XTEM micrographs of the samples which were 5nm Co deposited *in-situ* annealed at (a) 500°C, (b) 550°C, (c) 600 and (d) 650°C for 1 hour, respectively

CoSi₂의 facet 현상이 시작되는 것이 관찰되었다. 즉 550 °C에서는 실리사이드와 실리콘의 평탄한 계면을 나타내지만, 온도가 600°C로 높아짐으로써 실리사이드의 계면이 불균질하게 된다. 그림 5(d)는 650°C에서 열처리한 시편으로 CoSi₂와 Si의 계면이 더 불균질하게 나타나있다. 위 결과에 보듯이 저온(500°C~650°C)에서 열처리 할 때 열처리 온도에 따른 화학적 산화막에 의해 형성되는 결정과 계면 형상이 상당히 차이가 남을 알 수 있다. 즉 550°C에서 열처리 한 경우 균질한 계면을 보이므로 화학적 산화막이 Co의 확산을 적절히 제어하고 있음을 알 수 있다. *In-situ*에 의한 열처리는 Co의 공기 분위기에 노출을 막음으로써 반응 온도를 낮출 수 있음으로 저온 공정에 의해 막질을 개선할 수 있었다.

그림 6은 Co 증착 후 열처리하지 않은 시편과 550°C에서 열처리한 시편과 다단계 열처리(550°C, 650°C와 800°C)한 시편의 깊이 방향의 성분원소의 AES 분석 결과이다. 그림 6(a)는 H₂O₂에 10분간 처리한 시편에 Co를 5nm 증착한 시편의 깊이 방향 성분 원소로써 Co와 Si사이에 산소 원소의 피크가 보인다. 이것은 화학적 산화막이 계면에서 형성되었음을 알 수 있다. 그림 6(b)는 550°C에서 열처리한 것으로 Co가 화학적 산화막을 통하여 확산하여 실리콘과 반응하여 실리사이드를 형성하였음을 알 수 있다. 화학적 산화막이 표면쪽으로 완전히 확산되어 있으며, 대부분의 실리사이드 층의 Co와 Si의 원자 농도비가 약 1:1을 나타낸다. 800°C까지 다단계 열처리를 한 후에는 그림

6(c)에서 보듯이 실리사이드 층의 Co와 Si의 원자 농도비가 약 1:2를 나타내므로 550°C에서의 Co-rich 실리사이드 층이 완전히 CoSi₂로 상전이 되었음을 알 수 있다. 즉 저온(550°C)에서 열처리한 시편은 Co가 화학적 산화막을 통하여 확산하여 Si과 반응하여 Co-silicide를 형성하였으나 대부분의 결정이 CoSi₂ 상이 아니므로, 다단계 열처리에 의해 CoSi₂를 형성하였다. 그림 7은 550°C에서 형성시킨 실리사이드 층을 이용하여 800°C까지 다단계 열처리한 시편의 단면 TEM사진으로 Si[011] 정대축(zone axis)의 (200) 회절점에서의 암시야상(dark field image)이다. 실리사이드 층에서 밝게 보이는 결정립은 실리콘 기판과 같은 방위를 가지고 정합 성장을 한 CoSi₂이며, 어둡게 보이는 결정립은 다른 방위를 가진 결정립이다. 따라서 TEM 사진에서 보듯이 CoSi₂ 층의 대부분의 결정립들이 밝게 나타나므로 CoSi₂ 층이 실리콘 기판에서 단결정으로 에피 성장하였음을 알 수 있다. 그리고 실리사이드 층과 실리콘 계면이 facet 현상이 적으며 전반적으로 균질함을 알 수 있다.

화학적 산화막을 이용한 Co 실리사이드의 epitaxial 성장방법은 Co 박막의 공기중 노출에 의한 산화에 민감함을 알 수 있다. Co를 증착한 후 공기 중에 노출 된 후 진공로에서 열처리 시 실리사이드화 반응이 느려지며 Co 실리사이드 형성 시 박막이 끊어지거나 막질이 나쁘게 되었다. *In-situ* 열처리를 하였을 때 *ex-situ* 열처리를 한 경우에 비하여 Co 실리사이드 형성온도가 상당히 낮아졌다. 즉, 화학적 산화막을 이용한 경우 Co 층에 영향을 주는 것은 외




Fig. 6. AES depth profiles of the samples which were (a) as-deposited, (b) annealed at 550°C, and (c) three step annealed at 550°C, 650°C and 800°C




Fig. 7. Dark-field image of XTEM of the sample annealed at 800°C by three-step

부의 분위기이며 화학적 산화막은 Co의 산화에 영향을 주지 않으므로 박막의 산화막을 통하여 확산될 수 있음을 알

수 있다.

Co/화학적 산화막 이중층을 이용한 CoSi₂ 형성 반응은 기존의 Co/Ti 이중층을 이용한 실리사이드 형성 반응과 다른 양상을 나타내었다. Co/Ti 이중층의 경우 Ti 층의 두께를 인위적으로 결정할 수 있으므로 Co 실리사이드 형성 온도를 결정하는 요인으로 작용할 수 있다. 그러나 화학적 산화막을 중간층으로 사용한 이 실험에서는 화학적 산화막이 인위적으로 H₂O₂ 용액으로 처리하여 형성되었으므로 항상 일정한 두께(약 2nm)를 가지고 있다. 따라서 Co의 증착 두께를 조절하거나 열처리 온도를 조절하여 Co-silicide 형성을 결정하게 된다. 이 실험에서는 Co 증착 두께를 일정하게 하고 열처리 온도를 조절함으로써 CoSi₂의 epitaxial 성장을 유도하였다.

지금까지 발표된 논문에서 Co/Ti/Si(100) 반응에서 Co의 확산이 Ti 중간층에 의해 느려지고 자연 산화막을 Ti이 제거하기 때문에 epitaxial CoSi₂를 형성한다고 보고 있다. 이러한 결과는 MBE와 같은 초고진공 조건에서 Co의 공급을 충분히 낮춤으로써 CoSi₂를 epitaxial하게 성장시킬 수 있는 방법과 그 형성과정이 비슷하다. 즉 증착속도가 0.01nm/s 이하이면 600°C에서 Si(100) 기판에 증착된 Co가 CoSi₂를 epitaxial하게 성장시킬 수 있었다. 따라서 Co flux가 낮아서 Co-rich 실리사이드의 핵생성을 억제할 수 있었다고 봄으로써 Co의 flux가 CoSi₂의 결정성에 중요한 변수이다. 따라서 본 연구에서 화학적 산화막은 산화막 자체가 Co의 flux를 제어하여 Co flux를 낮추어 epitaxial CoSi₂ 성장을 가능하게 하였다고 생각된다.

4. 결 론

Co/화학적 산화막 이중층을 이용한 CoSi₂ 형성 연구에 대한 결과는 다음과 같다. 5nm Co를 증착한 후 공기 중에 노출 후 진공로에서 열처리하였을 때 700°C까지 실리사이드 반응이 일어나지 않고 Co 층이 응집화 현상이 일어났으며, 800°C부터 CoSi₂가 형성되기 시작하였으나 CoSi₂의 박막이 끊어지며 facet 현상이 심하게 나타났다. Co를 증착 후 진공을 깨뜨리지 않고 *in-situ*에서 열처리하였을 때 500°C까지 실리사이드 반응이 일어나지 않았으며 600°C 이상에서는 facet 현상이 일어나서 계면이 불균질해지기 시작했다. 550°C 일 때 화학적 산화막 층이 확산방지막으로의 역할을 하여 균질한 계면을 가진 실리사이드 층을 얻을 수 있었다. 550°C에서 형성된 실리사이드는 전체적으로 CoSi₂ 상이 아니므로 이 초기상을 800°C까지 단계별로 열처리하였을 때 계면 균질한 epitaxial CoSi₂상을 얻었다.

감사의 글

본 연구는 정보통신 연구 관리단(IITA 96176-BT-II)의 지원으로 이루어진 연구 결과이며 이에 감사드립니다.

참 고 문 헌

- C.W.T. Bulle, A.H.V. Ommen, J. Hornstra, and C.N. A.M. Aussems, *J. Appl. Phys.*, 71(5), 2211 (1992)

2. F. Hong, G.A. Rozgonyi, and B.K. Patnaik, *Appl. Phys. Lett.*, **61** (13), 1519 (1992)
3. J. Cardenas, S. Zhang, B.G. Sesson, and C.S. Petersson, *J. Appl. Phys.*, **80** (2), 765 (1996)
4. J.P.W.B. Duchateau, A.E.T. Kuiper, M.F.C. Wilemsen, A. Torrisi and G.J.V. Kolk, *J. Vac. Sci. Technol.*, **B9** (3), 1503 (1991)
5. M. Lawrence, A. Dass, D.B. Fraser, and C. Wei, *Appl. Phys. Lett.*, **58** (12), 1308 (1991)
6. C.M. Comrie, and R.T. Newman, *J. Appl. Phys.*, **79** (1), 153 (1996)
7. S.L. Hsia, T.Y. Tan, P. Smith, and G.E. McGuire, *J. Appl. Phys.*, **70** (12), 7579 (1991)
8. A.V. Vantomme, M. Nicolet, and N.D. Theodore, *J. Appl. Phys.*, **75** (8), 3882 (1994)
9. K. Rajan, L.M. Hsiung, J.R. Jimenez, L.J. Schowalter, K.V. Ramanathan, R.D. Thompson, and S.S. Iyer, *J. Appl. Phys.*, **70**, 4853 (1991)
10. E.W. Alice, K.T. Short, R.C. Dynes, J. P. Gorno, and J.M. Gibson, *Appl. Phys. Lett.*, **50**, 95 (1987)
11. F. Hong, G.A. Rozgonyi, and B.K. Patnaik, *Appl. Phys. Lett.*, **64** (17), 2241 (1994)
12. J.S. Byun, J.M. Seon, K.S. Youn, H. Hwang, J.W. Park, and J.J. Kim, *Electrochem. Soc.*, **143** (3), L56 (1996)
13. A.V. Vantomme, M. Nicolet, G. Bai, and D.B. Fraser, *Appl. Phys. Lett.*, **62** (3), 243 (1993)
14. A.E. Morgan, E.K. Broadbent, M. Delfino, B. Coulman, and D.K. Dadana, *J. Electrochem. Soc.*, **134** (4), 925 (1987)
15. J.S. Byun, D. Kim, W.S. Kim and H.J. Kim, *J. Appl. Phys.*, **78** (3), 1725 (1995)
16. T. Nguyen, H.L. Ho, D.E. Kotecki, and T.D. Nguyen, *J. Appl. Phys.*, **79** (2), 1123 (1996)
17. A.E. Morgan, K.N. Ritz, E.K. Broadbent, and A.S. Bhansali, *J. Appl. Phys.*, **67** (10), 6265 (1990)
18. R.T. Tung, *Appl. Phys. Lett.*, **68** (24), 3461 (1996)
19. R.T. Tung, *Jap. J. Appl. Phys.*, **36**, 1650 (1997)