• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.61-70
• /
• 2009

본 논문에서는 1V 이하의 낮은 전원 전압에서 동작 가능한 10비트 30MS/s 파이프라인 ADC를 제안한다. 제안된 multiplying digital-to-analog converter (MDAC)의 저전압 동작을 위해 스위치-RC 기반의 입력 신호 샘플링 회로와 저항 루프를 이용한 피드백 커패시터 리셋 기법을 제안하였다. 첫 단 MDAC의 정확한 신호 이득을 위해 cascaded 스위치-RC 회로를 사용하였으며, sub-ADC의 비교기에도 독립적인 스위치 RC 샘플링 회로를 적용하여 MDAC 입력단으로 전달되는 스위칭 잡음을 최소화 하였다. 제안된 ADC는 0.13${\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.54LSB 및 1.75LSB 수준을 보인다. 또한 1V의 전원 전압과 30MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 54.1dB 70.4dB이고, 17mW의 전력을 소모하였다.

• 전력전자학회논문지
• /
• 제4권5호
• /
• pp.462-473
• /
• 1999

디지털 제어 방식으로 구동되는 모든 교류 전동기 벡터제어시스템의 근간을 이루는 전류 측정에 관한 문제를 다룬다. 일반적인 펄스폭 변조 방식 교류 전동기 구동 시스템에서 전동기 전류에 포함된 인버터 스위칭 노이즈를 없애기 위하여 저역 통과 필터를 사용하는데 이러한 필터는 필연적으로 측정된 신호의 시간 지연을 유발하게 된다. 따라서 샘플링한 전류값에는 기본파 성분 뿐만아니라 고조파 리플 성분이 포함된다. 본 논문에서는 3상 대칭 펄스폭 변조시 기준 전압 벡터의 위치에 다른 전류 샘플링 오차를 해석적으로 구하고 이러한 샘플링 오차를 최소화하기 위한 기법을 제안한다. 제안된 지연 보상 샘플링 기법을 사용하면 정상 상태 전류 측정 오차를 최소화할 수 있고 보다 정확한 토오크 제어가 가능하게 됨을 시뮬레이션과 실험을 통해 보였다.

• 전력전자학회논문지
• /
• 제11권5호
• /
• pp.395-403
• /
• 2006

본 논문에서는 전압형 PWM 인버터에서의 새로운 데드 타임 보상 기법을 제안하였다. 전압형 PMW 인버터의 경우 데드 타임 영향과 스위칭 소자의 비선형적인 특성에 의해 전압 왜곡이 발생한다. 특히, 전압 왜곡은 정지 좌표계 상전류에 5차와 7차, 그리고 동기 좌표계 상전류에는 6차 고조파를 발생시킨다. 그 결과 d축 동기 PI 전류 제어기의 적분기 출력은 인버터 기본파 주파수의 6배에 해당하는 맥동을 가지고 있다. 본 논문에서는 d축 전류 제어기의 적분기 출력 신호를 데드 타임 보상을 위한 제어 신호로 사용하였다. 제안된 방법은 실험과 시뮬레이션을 통해 타당성을 검증하였다.

• 정보과학회 논문지
• /
• 제44권1호
• /
• pp.63-70
• /
• 2017

본 논문에서는 확률적 보상과 유효성을 갖고, 매 시간 유효한 arm들의 집합이 변하는 sleeping bandit 문제를 해결하는 다수의 전략들의 집합 ${\Phi}$가 주어졌을 때, 이들을 융합하는 문제를 고려하고, 이 문제를 해결하기 위한 융합 알고리즘 sleepComb(${\Phi}$)를 제안한다. 제안된 알고리즘인 sleepComb(${\Phi}$)는 확률적(stochastic) multi-armed bandit 문제를 해결하는 매개변수 기반 휴리스틱으로 잘 알려진 ${\epsilon}_t$-greedy의 확률적 스위칭 기법을 바탕으로 매 시간 적절한 전략을 선택하는 알고리즘이다. 시퀀스 {${\epsilon}_t$}와 전략들에 대한 적절한 조건이 주어졌을 때, 알고리즘 sleepComb(${\Phi}$)는 sleeping bandit 문제에 대해 적절히 정의된 "best" 전략으로 수렴한다. 실험을 통해 이 알고리즘이 "best" 전략으로 수렴한다는 사실을 확인하고, 기존의 다른 융합 알고리즘보다 "best" 전략으로 더 빠르게 수렴함과 "best" 전략을 선택하는 비율이 더 높음을 보인다.

• 전자공학회논문지SC
• /
• 제37권6호
• /
• pp.64-72
• /
• 2000

본 논문은 고속전철 보조전원장치에 사용되는 2대의 PWM 컨버터 병렬운전에 관하여 다루고 있다. 고역률을 이루고 변압기 1차측 전류 고조파 성분을 줄이기 위하여 3레벨 PWM 스위칭 방법에 의해 제어되는 AC/DC PWM 컨버터의 병렬운전을 제안하였다. 본 논문에서는 변압기의 결합효과를 제거하기 위한 제어기법과 컨버터 2대 사이의 위상전이기법 및 전원과 제어기를 동기화하기 위한 영점 검출방식을 나타내었다. TMS320C31 마이크로 프로세서와 10［kVA] PWM 컨버터로 구성된 축소시스템에 의한 실험 결과들은 제안된 알고리즘의 타당성을 보여주고 있다.

• 한국통신학회논문지
• /
• 제42권2호
• /
• pp.291-298
• /
• 2017

본 논문에서는 송신단 채널 정보가 없는 다중안테나 Z-간섭 채널에서 수신단의 재구성 안테나를 통해 얻을 수 있는 자유도(DoF: degrees of freedom) 이득을 구한다. 수신단이 가지는 재구성 안테나의 안테나 모드 스위칭 패턴 디자인을 통해 간섭 신호는 정렬하고 원하는 신호를 위해 충분한 신호부공간(signal subspace)을 남겨두는 새로운 선형 기법을 제안한다. 제안하는 기법의 핵심은 송신단에서 일정 구간동안 신호를 보내지 않음으로써 수신단에서 그 동안 받은 간섭신호를 부가 정보(side information)로 간섭 제거에 활용하는 것이다. 결론적으로, 수신단이 가지는 재구성 안테나를 활용해 재구성 안테나 모드의 개수가 RF 체인의 수 보다 클 때 더 큰 자유도 이득을 얻을 수 있음을 밝힌다.

• 전력전자학회논문지
• /
• 제15권1호
• /
• pp.43-51
• /
• 2010

본 논문에서는 고전압 전동기 가변속 장치인 H-브릿지 멀티레벨(H-Bridge Multi-Level; HBML) 인버터를 이용한 유도 전동기 벡터 제어시 인버터의 출력 전압 위상 지연 현상을 해석하고 전류 제어기의 보상 기법을 제시하였다. Phase-Shifted Pulse Width Modulation (PSPWM) 기법을 적용한 HBML 인버터는 개별 인버터 모듈이 독립적으로 동작할 수 있어서 확장성과 모듈화 능력이 향상되는 장점이 있다. 그러나 이러한 PSPWM을 적용한 HBML 인버터는 기준 전압과 실제 전압 사이에 위상 차이가 있기 때문에 출력 주파수에 대한 샘플링 주파수의 비율이 충분하지 않은 고속 영역에서 전류 제어기를 불안정하게 하는 원인이 된다. 전류 제어기의 불안정성은 기준 전압과 출력 전압의 위상 차이를 보상하는 제안된 방법을 추가함으로써 제거하였다. 본 방법은 인버터의 스위칭 주파수가 낮고, 전동기 속도가 높은 조건에서 PSPWM을 이용한 HBML 인버터 시스템에 효과적이며, 13레벨로 구성된 HBML 인버터로 구동되는 6,600[V] 1,400[kW] 유도전동기 실험을 통해 제안된 방법의 타당성을 입증하였다.

• 한국통신학회논문지
• /
• 제34권8C호
• /
• pp.731-741
• /
• 2009

최근 셀 커버리지 증대와 음영지역 및 핫스팟(hot spot) 지역의 서비스 공급을 위해 추가적인 기지국 설치를 하지 않고 중계기를 활용하고 있다. 중계기는 기지국과 지형적으로 떨어져 있기 때문에 중계기와 기지국이 서로 다른 스크램블 코드를 사용할 때, 코드간 간섭이 줄어들 수 있다. 본 논문은 이와 같은 사실을 이용하여 중계기를 활용한 primary-secondary 스크램블 코드 활용 방안을 연구한다.. 이를 위해서 다섯 가지의 시나리오를 제시하고, 각 시나리오 별 성능을 시스템 레벨 시뮬레이션을 통해 비교한다. 이에 더하여, secondary 스크램블 코드의 미치는 간섭을 줄이고, 아웃티지(outage) 성능을 향상시키기 위해서 기지국-중계기간 스위칭(switching) 기법과 primary-secondary 스크램블 코드간 리플레이싱(replacing) 기법을 제안한다.

• 인터넷정보학회논문지
• /
• 제5권1호
• /
• pp.15-23
• /
• 2004

본 논문은 멀티미디어 서버의 과도한 부하는 물론 네트워크 자원의 비효율적인 사용과 같은 문제점을 해결하기 위한 단말-네트워크(HNET) 내에 새로운 분산 웹-캐싱 전략에 대한 다루고 있다. 제안된 분산 웹-캐싱은 인근에 위치하는 단말-노드들에 분산 망을 구현하여 특정 단말-노드에 부하가 집중되지 않고, HNET의 분산 단말-노드들에 복사본이 존재하지 않는 장점을 갖고 있다. 제안된 웹-캐싱 기법은 각 단말 노드들이 동일한 비디오 서비스를 요청할 경우 HNET내의 스위칭 에이전트의 제어아래 서버로부터 비디오의 일부 스트림만을 분산 저장하며, 서비스의 제공은 클라이언트들이 분산 단말-노드에 교호적으로 접속하여 서비스 받도록 한다. 새로운 Web-caching 기법에 사용된 제거 알고리듬은 LFU, LRU와 단말간 지연을 줄이기 위해 비디오의 첫 번째 스트림을 마지막으로 제거하는 방식을 조합하여 시뮬레이션을 수행하였다.

• 전자공학회논문지SC
• /
• 제49권1호
• /
• pp.57-63
• /
• 2012

본 논문에서는 크로스 레귤레이션을 방지하기 위한 TM 방식 SIDO DC-DC 벅 컨버터의 스위치 트랜지스터 크기 계산 기법을 제안하였다. TM 방식 SIDO DC-DC 벅 컨버터는 DCM 동작으로 인한 인덕터 전류의 높은 첨두치와 추가된 스위치의 저항성분으로 인한 전압강하 때문에 크로스 레귤레이션이 일어날 수 있다. 이 문제점을 해결하기 위해 스위치 트랜지스터의 저항성분을 고려하여 스위치 트랜지스터의 크기를 계산하였고, 계산을 간단히 하기 위해 시간의 함수인 인덕터의 전류를 평균부하 전류로 대체하였다. 제안한 기법을 이용하여 2.8 V와 1.8 V의 독립된 두 출력을 내는 카메라 모듈용 SIDO DC-DC 벅 컨버터를 설계하였고, $0.35{\mu}m$ CMOS 공정을 사용하여 제작하였다. 제작된 컨버터는 스위칭 주파수 1 MHz와 부하전류 200 mA 에서 80.7%의 효율을 보였다.