<u>論文</u>15-1-6

2009 전력전자학술대회 우수추천논문

H-브릿지 멀티레벨 인버터의 전압 지연 해석 및 전류 제어 보상

朴英珉⁺,柳漢承^{*},李玄遠^{**},鄭明吉^{**},李世鉉^{**}

Analysis of Voltage Delay and Compensation for Current Control in H-Bridge Multi-Level Inverter

Young-Min Park, Han-Seong Ryu, Hyun-Won Lee, Myung-Gil Jung, and Se-Hyun Lee

요 약

본 논문에서는 고전압 전동기 가변속 장치인 H-브릿지 멀티레벨(H-Bridge Multi-Level; HBML) 인버터를 이용 한 유도 전동기 벡터 제어시 인버터의 출력 전압 위상 지연 현상을 해석하고 전류 제어기의 보상 기법을 제시하였 다. Phase-Shifted Pulse Width Modulation (PSPWM) 기법을 적용한 HBML 인버터는 개별 인버터 모듈이 독립적 으로 동작할 수 있어서 확장성과 모듈화 능력이 향상되는 장점이 있다. 그러나 이러한 PSPWM을 적용한 HBML 인버터는 기준 전압과 실제 전압 사이에 위상 차이가 있기 때문에 출력 주파수에 대한 샘플링 주파수의 비율이 충 분하지 않은 고속 영역에서 전류 제어기를 불안정하게 하는 원인이 된다. 전류 제어기의 불안정성은 기준 전압과 출력 전압의 위상 차이를 보상하는 제안된 방법을 추가함으로써 제거하였다. 본 방법은 인버터의 스위칭 주파수가 낮고, 전동기 속도가 높은 조건에서 PSPWM을 이용한 HBML 인버터 시스템에 효과적이며, 13레벨로 구성된 HBML 인버터로 구동되는 6,600[V] 1,400[kW] 유도전동기 실험을 통해 제안된 방법의 타당성을 입증하였다.

ABSTRACT

This paper proposes an analysis of voltage delay and compensation for current control in H-Bridge Multi-Level (HBML) inverters for a medium voltage motor drive with vector control. It is shown that the expansion and modularization capability of the HBML inverter is improved in case of using Phase-Shifted Pulse Width Modulation (PSPWM) since individual inverter modules operate more independently. But, the PSPWM of HBML has a phase difference between reference voltage and real voltage, which can cause instability in the current regulator at high speed where the ratio of the sampling frequency to the output frequency is insufficient. This instability of the current regulator is removed by adding a proposed method which compensate a phase difference between reference voltage. The proposed method is suitable for HBML inverter controlled by PSPWM with low switching frequency and high speed motor drive. The validity of the proposed method is verified experimentally on 6,600[V] 1,400[kW] induction motor fed by an 13-level HBML inverter.

Key Words : H-bridge multi-level inverter, Power cell, Phase-shifted pulse width modulation, Voltage delay and compensation

⁺ 교신저자 : 현대중공업 기계전기연	구소 선임연구원
E-mail : pym1208@paran.com	
*정회원, 현대중공업 기계전기연구:	소 연구원
**정회원, 현대중공업 기계전기연구:	소 수석연구원
접수일자 : 2009. 8.14	1차 심사 : 2009. 9.29
2차 심사 : 2009. 11. 10	3차 심사 : 2009. 12. 8
심사완료 : 2009, 12, 10	

1. 서 론

국내외 대형 유도 전동기의 전압은 2,400V부터 13,800V로 다양하게 설계되어 있는데 반해, 전동기 가변속 장치인 고전압 인버터는 전압이 다양하지 않 아 강압 및 승압 변압기를 이용하여 여러 종류의 전동



그림 1 H-브릿지 멀티레벨 인버터 전력 회로 Fig. 1 Schematic of H-bridge multilevel inverter

기에 적용하므로 가격 상승, 넓은 설치 공간 필요, 시 스템 효율 감소, 변압기 누설 인덕턴스와 대지 정전 용량간의 공진 발생 등 많은 문제점이 야기되어 산업 계에서 인버터 보급의 장애물로 대두되고 있다. 또한 인버터 적용 시 모선의 고조파 영향, PWM 전압에 의 한 전동기 열화, 진동, 절연, 에너지 절감액 평가저하 등으로 더욱 인버터 적용에 어려움을 겪고 있다. 이러 한 문제점을 극복하기 위해 사용자의 다양한 요구에 대응할 수 있는 전압과 용량을 가지고, 전원의 전력품 질을 보장하며 시장 경쟁력이 구비된 전력 토폴로지인 H-브릿지 멀티레벨 인버터를 이용한 고전압 대용량 유도 전동기 구동용 인버터의 적용이 확대되고 있다.

H-브릿지 멀티레벨 인버터 시스템의 각 상은 그림 1과 같이 직렬 접속된 여러 개의 Power Cell로 구성된 다. 각각의 Power Cell은 독립된 단상 인버터 구조이 며 여러 개의 Power Cell을 직렬로 연결함으로써 저전 압 Power Cell, 즉 저전압 전력용 반도체를 사용하여 고전압을 얻을 수 있고, 또한 Power Cell의 수에 따라 출력 전압 레벨의 갯수가 증가하여 정현파에 가까운





전압 파형을 얻을 수 있다. 입력측 변압기는 2차측 권 선간에 위상차를 두어 Multi-pulse 방식의 정류기형 컨버터를 구성함으로써 기존의 6-pulse 정류 방식에 비하여 아주 낮은 입력단 THD(Total Harmonic Distortion) 특성이 있다. 인버터 최종 출력 전압은 Power Cell의 갯수를 조정함으로써 대응이 가능하다. 따라서, 입출력 전력 품질이 우수하며 강압 및 승압 변압기, 입출력 필터 그리고 고전압 전력용 반도체 소 자를 사용하지 않으면서 고전압 전동기를 직접 구동할 수 있는 우수한 전력 토폴로지이다.[1] 하지만 제어해야 할 많은 전력용 반도체 소자로 인해 PWM 구현의 복 잡성, 다양한 고전압 대용량 전동기에 대응할 수 있는 유연성 있는 제어 구조의 미확립, 그리고 전력 토폴로 지 특성과 PWM 구현 방법에 의한 출력 전압의 위상 지연 등으로 H-브릿지 멀티레벨 인버터의 상업화는 많은 어려움이 있다.

2. 멀티레벨 인버터의 전압 변조 방법

H-브릿지 멀티레벨 인버터의 PWM 방법에는 그림 2의 Space Vector (SV) PWM과 Carrier-based PWM 등이 있으며, Carrier-based PWM에는 Phase Disposition (PD), Phase Opposition Disposition (POD), Alternative Phase Opposition Disposition (APOD), Phase-Shifted (PS) 방법이 있다.^[2]

다양한 멀티레벨 인버터의 PWM 중에서 PSPWM 을 H-브릿지 멀티레벨 인버터에 적용하면 단상 인버 터의 구조의 전력회로와 제어기의 모듈(Module)화 및 분산제어가 가능하며 구현이 단순해지는 장점이 있다. 하지만 PSPWM 기법을 전동기 벡터제어에 적용시킬 경우 제어기의 출력전압 기준값과 실제 인버터의 출력 전압은 위상 차이가 발생하여 Feedback 제어시 어려 움이 발생한다.

3. 출력 전압 위상 지연과 전류 제어기 보상

3.1 출력 전압 위상 지연 해석

식 (1), (2)는 PSPWM 적용시 H-브릿지 멀티레벨 인버터 Power Cell과 인버터 출력전압의 위상지연을 나타낸다.

$$V_{Ak} = \left| \frac{V_A^*}{N} \right| \sin \left[\omega t - \frac{Ts}{2N} \times (k-1) \right]$$

$$V_{Bk} = \left| \frac{V_B^*}{N} \right| \sin \left[\omega t - \frac{Ts}{2N} \times (k-1) - \frac{2\pi}{3} \right]$$

$$V_{Ck} = \left| \frac{V_C^*}{N} \right| \sin \left[\omega t - \frac{Ts}{2N} \times (k-1) + \frac{2\pi}{3} \right]$$
(1)



그림 3 13-레벨로 구성된 H-브릿지 멀티레벨 인버터 출력전압 위상지연 Fig. 3 Voltage phase delay in H-bridge multi-level inverter composed of 13-level

$$V_{A} = \sum_{k=1}^{N} V_{Ak} = \left| V_{A}^{*} \right| \sin \left[\omega t - \frac{T_{S}}{2N} \times \frac{(N-1)}{2} \right]$$
$$V_{B} = \sum_{k=1}^{N} V_{Bk} = \left| V_{B}^{*} \right| \sin \left[\omega t - \frac{T_{S}}{2N} \times \frac{(N-1)}{2} - \frac{2\pi}{3} \right]$$
$$V_{C} = \sum_{k=1}^{N} V_{Ck} = \left| V_{C}^{*} \right| \sin \left[\omega t - \frac{T_{S}}{2N} \times \frac{(N-1)}{2} + \frac{2\pi}{3} \right]$$
(2)

여기서, V_{Ak}, V_{Bk}, V_{Ck}는 H-브릿지 멀티레벨 인버터 각 상의 Power Cell 출력전압, V^{*}_A, V^{*}_B, V^{*}_c는 출력전 압 기준값, k는 Power Cell의 번호, N은 1상당 직렬 로 연결된 Power Cell의 총 갯수, Ts는 PWM 샘플링 시간을 의미한다. 수식에 의하면 각 상의 첫번째 Power Cell은 위상지연이 없지만 두번째 Power Cell 부터 샘플링 시간 Ts에 비례하여 위상지연이 증가하 는 현상이 발생한다.

Power Cell 출력전압 위상지연은 식 (3), 인버터 출 력전압의 위상지연은 식 (4)로 표현된다.

$$V_{ABCk_delay} = \frac{Ts}{2N} \times (k-1)$$
(3)

$$V_{ABC_delay} = \frac{Ts}{2N} \times \frac{(N-1)}{2}$$
(4)

PSPWM에서 인버터의 출력 전압 기준값은 위상지 연이 없지만 각 Power Cell 반송파(Carrier)에 의해 개 별 Power Cell과 인버터의 출력 전압은 실제적으로 위 상이 지연된 형태로 나타난다. 그림 3은 13-레벨 구성 된 H-브릿지 멀티레벨 인버터에 PSPWM을 적용하였 을 경우 출력전압의 위상 지연을 설명하고 있다.

인버터 출력 전압의 기준값은 Power Cell A1, A2, A3, A4, A5, A6에 동일하게 적용되지만 Power Cell의 반송파 위상이 Ts/12 전이 되어 있으므로 Power Cell 의 출력전압 위상이 Ts/12씩 지연되는 형태로 나타난 다. 인버터 출력전압은 Power Cell 출력전압의 합성이 므로, Power Cell 출력전압의 위상지연은 결국 인버터 출력전압의 위상지연을 만들게 된다.

3.2 전류 제어기의 위상 지연 보상

H-브릿지 멀티레벨 인버터 시스템에서 출력전압 기 준값보다 실제 인버터의 출력전압 시지연이 발생하는 것은 V/F 운전과 같은 open-loop 제어시 큰 문제가



Fig. 4 Control block diagram with the proposed compensation method

발생하지 않지만, closed-loop 제어에서는 동기 좌표계 의 전류 제어기의 제어 특성이 나빠진다.^{[3]-[5]} 동기 좌 표계 전류 제어기의 경우 이 지연 시간 동안 기준 좌 표축이 이동하게 되고, 이를 고려하지 않을 경우 출력 전압의 위상에 오차가 발생한다. 이러한 오차는 출력 주파수에 대한 샘플링 주파수의 비가 충분히 큰 경우 에는 무시될 수 있으나, 고전압 대용량 인버터일 경우 스위칭 주파수의 제한으로 인해 샘플링 시간이 낮아 출력전압의 위상지연 동안의 기준 좌표계의 이동으로 인하여 전동기 속도 증가에 따라 전류 제어기가 불안 정하게 되는 요인이 된다. 본 논문에서는 전동기 정격 주파수 60Hz, 인버터 스위칭 주파수 1kHz에 적용하였 다. 적용된 인버터 운전 주파수는 높지 않지만, 최대 인버터 출력 주파수(60Hz)에 대한 스위칭 주파수 (1kHz)의 비가 낮아 운전 주파수 상승에 따른 출력 전 압의 위상지연 증가로 전류제어기의 특성이 나빠진다. 그림 4는 H-브릿지 멀티레벨 인버터를 이용한 유도

전동기 벡터 제어시 출력전압 위상지연 보상을 나타낸 다. 인버터의 출력전압 위상지연(식 4)에 의한 위상 오 차를 보상하는 함수(식 5)를 전류제어기 출력에 곱하 여 계산함(식 6)으로써 전류제어기의 불안정 요인을 제거하였다.

$$\theta_{shifted \ phase} = \frac{(N-1)T_s}{4N} \times \omega_e \tag{5}$$

$$V_{ds_comp}^{s^*} = V_{ds}^{s^*} \cos \theta_{shifted \ phase} - V_{qs}^{s^*} \sin \theta_{shifted \ phase}$$

$$V_{qs_comp}^{s^*} = V_{ds}^{s^*} \sin \theta_{shifted \ phase} + V_{qs}^{s^*} \cos \theta_{shifted \ phase}$$
(6)

4. 시뮬레이션 및 실험 결과

4.1 시뮬레이션

그림 5는 13-레벨 H-브릿지 멀티레벨 인버터에서 PSPWM 적용시의 벡터제어 모드에서 출력 전압 위상 지연에 의한 동기 좌표계의 토오크 성분 전류 제어기 와 자속 성분 전류 제어기의 영향에 관한 시뮬레이션 이다.

구동용 유도전동기의 사양은 6,600V, 1,400kW, 60Hz, 6극, 1,192rpm이다. 위상 지연 보상 적용 전에는 그림 5(a)와 같이 속도 상승에 따라 전류 리플이 증가하며, 인버터 출력 주파수 50Hz이며 전동기 속도 1,000rpm에



Fig. 5 Vector control simulation without / with compensation

4.2 실험 장치의 구성



그림 6 H-브릿지 멀티레벨 인버터 시스템 구성도 Fig. 6 Overall system configuration



그림 7 실험에 적용된 H-브릿지 멀티레벨 인버터 Fig. 7 6600V 2000kVA H-bridge multilevel inverter hardware used for experimental evaluation

도달하였을 때는 전류 리플이 급격이 증가한다. 하지 만, 위상 지연 보상 적용 후에는 그림 5(b)와 같이 속 도 상승에 따른 전류 리플의 증가가 없다.

따라서, 출력 전압 위상 지연 보상 적용 전에는 전 동기 속도 상승에 따라 위상 오차의 증가로 전류 제어 기의 리플이 증가하여 제어 시스템이 불안정하게 되지 만, 출력 전압 위상 지연 보상 적용 후에는 전동기 속 도 상승에 따라 전류 제어기의 리플에 변화가 없이 안 정된다.

그림 6은 시스템 구성도로써 입력측에는 Power Cell 사이의 전원분리와 입력측의 전력품질 향상을 위하여 다권선 위상전이 변압기가 사용되며, Power Cell을 한 상당 6개씩 직렬 연결함으로써 18개로 구성하였다. 제 어기는 주 제어기와 Power Cell 제어기 두 가지로 구 성된다. 주 제어기는 전동기 가변속 제어를 위한 제어 기를 내장하며 이에 필요한 전압 기준값을 계산한다. Power Cell 제어기는 개별 Power Cell마다 위치하며 주 제어기의 지령치에 따라 필요한 PWM 전압제어 및 위상제어를 하며, 또한 Power Cell 단위의 감시 및 보호 기능을 갖는다. 주 제어기와 Power Cell 제어기 의 통신은 CAN(Controller Area Network)을 이용하였 다.

그림 7은 설계 제작된 6,600V 2,000kVA H-브릿지 멀티레벨 인버터의 정면 사진으로 변압기 공간과 인버



그림 8 다이나모미터 부하 실험 사진 Fig. 8 Dynamometer load test

터 공간으로 크게 분리되어 있다. 인버터 공간은 동일 구조 동일 용량의 Power Cell을 3상 인버터 결선이 용 이하게 배치하였으며 방열판을 후면으로 배치한 후 냉 각 팬을 이용 강제 냉각시키는 형태로 설계하였다. 그 림 8은 유도전동기를 이용한 다이나모미터 부하 실험 사진이다. 인버터 구동용 유도전동기의 사양은 시뮬레





이션과 동인한 6,600V, 1,400kW, 60Hz, 6극, 1,192rpm 이며, 다이나모미터 부하는 1,100kW 전동기가 직렬로 2개 연결되어 최대 2,200kW 부하를 인가할 수 있다.

4.3 실험 결과

H-브릿지 멀티레벨 인버터에서 PSPWM 적용시의 출력 전압 위상 지연에 의한 동기 좌표계의 토오크 성 분 전류 제어기와 자속 성분 전류 제어기의 영향을 실 험으로 검증하였다.

그림 9는 다이나모미터를 이용하여 인버터 구동용 전동기의 정격 토오크 11,200Nm가 인가된 조건에서, 전동기의 속도를 증가시키면서 토오크 성분과 자속 성 분의 전류 제어기 특성을 확인한 실험이다. 그림 9(a) 는 출력 전압 위상 지연 보상 적용 전의 벡터 제어로 서 전동기 속도를 상승시킴에 따라 위상 오차의 증가 로 동기 좌표계 토오크 성분 전류 제어기와 동기 좌표 계 자속 성분 전류 제어기의 전류 리플이 증가하였고, 그림 9(b)는 출력 전압 위상 지연 보상 적용 후의 벡 터 제어로서 전동기 속도를 정격 속도 1,192rpm까지 상승하였지만 동기 좌표계 토오크 성분 전류 제어기와 동기 좌표계 자속 성분 전류 제어기의 전류 리플에 변 화가 없음을 알 수 있다.

5.결론

고전압 전동기 가변속 장치인 H-브릿지 멀티레벨 인버터를 이용한 유도 전동기 벡터 제어시 전류 제어 기의 위상지연 현상과 보상방법에 관하여 기술하였다. PWM 방법은 PSPWM을 적용하였으며, 이 방식은 복 잡한 H-브릿지 멀티레벨 인버터의 제어기를 분산화, 모듈화 시킬 수 있으며 구현이 단순하다는 장점을 갖 는다. 그러나 이러한 PWM 기법을 적용시킬 경우 제 어기의 출력 전압 기준값과 실제 인버터의 출력전압은 위상 차이가 발생하여 Feedback 제어시 전류 제어를 어렵게 하는 원인이 된다. 따라서 H-브릿지 멀티레벨 인버터를 이용한 유도전동기 벡터 제어시 전류제어기 의 위상지연 현상을 해석하고 보상기법을 제안하였다.

참 고 문 헌

- Bin Wu, "High-Power Converters and AC Drives", A John Wiley & Sons, 2006.
- [2] D. Grahame Holmes and Thomas A. Lipo, "Pulse Width Modulation for Power Converters: Principle and Practice", A John Wiley & Sons, 2003.

APPENDIX

Table 1 Inverter Specifications (N = 6)

Туре	Single-phase full-bridge 6 series (N=6) connected H-bridge multilevel inverter
Capacity	2,000[kVA]
Rating Voltage	6,600[V]
Rating Current	2,000[kVA] / (6,600[V]*√3) = 175[A]
Phase Voltage	6,600[V] / √3 = 3,811[V]
Rectifier	6pulse x N = 36 Pulse 3Φ Diode Rectifier
Output Level	2N+1 = 13 Level
Voltage Step	850[V]

Table 2 Motor Specifications

Туре	34 Squirrel Cage Induction Motor
Rating Power	1,400 [kW]
Pole Number	6 Pole
Rating Voltage	6,600[V]
Rating Current	146.9[A]
Rating Torque	11211.2[Nm]
Rating Speed	1192[rpm]
No Load Current	49.87[A]

- [3] B. H. Bae and etc, "A Compensation Method for Time Delay of Full Digital Synchronous Frame Current Regu –lator of PWM AC Drives", IEEE Industry Applications Society(IAS) Conference, Vol.3, pp.1708– 1714, 2001.
- [4] V. Blasko, V. Kaura, and W. Niewiadomski, "Sampling of Discontinuous Voltage and Current Signals in Electrical Drives: A System Approach", IEEE Transac- tions on Industry Applications, Vol.34, No.5, Sept.-Oct. 1998.
- [5] Y. Yamamoto, T. Kodama, T. Yamada, T. Ihioka, and T. Niwa, "Digital Current Control Method of Induction Motor Using Synchronous Current Detection with PWM Signals", Transactions on IEE–Japan, Vol. 112–D, No. 7, pp. 613–622, 1992.

저 자 소 개



<u> 박영민(朴英珉)</u>

1969년 12월 8일생. 1996년 성균관대 전 기공학과 졸업. 1998년 동 대학원 전기공 학과 졸업(석사). 2008년 고려대 전기공학 과 졸업(공박). 1998년~현재 현대중공업 기계전기연구소 선임연구원.



유한승(柳漢承)

1974년 6월 3일생. 한양대 전기공학과 졸 업. 2001년 동 대학원 전기공학과 졸업(석 사). 2003년~현재 현대중공업 기계전기연 구소 연구원.



<u>이현원(李玄遠)</u>

1960년 9월 18일생. 1985년 성균관대 전 기공학과 졸업. 1997년 고려대 대학원 전 기공학과 졸업(석사). 1985년~1988년 청 계기전 근무. 1988년~현재 현대중공업 기계전기연구소 수석연구원.



<u> 정명길(鄭明吉)</u>

1959년 1월 19일생. 1981년 중앙대 전기공 학과 졸업. 1986년 동 대학원 전기공학과 졸업(석사). 1988년~현재 현대중공업 기 전연구소 수석연구원.



<u>이세현(李世鉉)</u>

1960년 5월 13일생. 1981년 충북대 전기 공학과 졸업. 1983년 동 대학원 전기공학 과 졸업(석사). 1984년~현재 현대중공업 기계전기연구소 수석연구원.