• 정보처리학회논문지C
• /
• 제15C권2호
• /
• pp.133-140
• /
• 2008

본 논문에서는 $GF(2^{163})$타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 수정된 Loez-Dahab Montgomery 알고리즘을 채택하고, $GF(2^{163})$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 높은 처리율을 위해 Lopez-Dahab 방식에 기반한 규칙적인 주소화 방식의 병렬 타원곡선 좌표 덧셈 및 배 연산 알고리즘을 유도하고 $GF(2^{163})$상의 연산을 수행하는 두 개의 워드-레벨 산술 연산기(Arithmetic Unit: AU)를 설계한다. 제안된 타원곡선 암호 프로세서는 Xilinx사의 XC4VLX80 FPGA 디바이스에 구현되었으며, 24,263개의 슬라이스를 사용하고 최대 동작주파수는 143MHz이다. 제안된 구조를 Shu 등의 하드웨어 구현과 비교했을 때 하드웨어 복잡도는 약 2배 증가 하였지만 4.8배의 속도 향상을 보인다. 따라서 제안된 타원곡선 암호 프로세서는 네트워크 프로세서와 웹 서버등과 같은 높은 처리율을 요구하는 타원곡선 암호시스템에 적합하다.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 2011년도 제23회 한글 및 한국어 정보처리 학술대회
• /
• pp.147-150
• /
• 2011

본 논문에서는 병렬 말뭉치에서 오류가 있을 것으로 추정되는 문장을 자동 추출하여, 다수의 번역 사전 구축 작업자가 자동 번역시스템을 직접 사용하면서 번역 사전을 튜닝하는 방법에 대하여 제안하고자 한다. 작업자는 병렬 말뭉치의 대역문을 이용하여 자동 번역 결과의 BLEU를 측정하고, 사전 수정 전과 후의 BLEU 차이를 정량적으로 제시해 줌으로써 양질의 번역 사전을 구축하도록 하였다. 대량의 번역 사전이 이미 구축된 자동 번역시스템에서 추가적인 성능향상을 위해 대량의 말뭉치에서 미등록어, 번역패턴 등을 추출하여, 대량으로 구축하는 기존 방법에 비해 사전 구축 부작용이 적으며, 자동번역 성능향상에 더 기여하는 것을 실험을 통해 증명하였다. 이를 위해 본 논문에서는 중한 자동 번역시스템을 대상으로, 중국어 문장 2,193문장에 대해, 사전 구축 작업자 2명이 2주간 튜닝한 결과와 15만 말뭉치에서 추출한 미등록어 후보 2만 엔트리를 3명의 사전 구축 작업자가 미등록어 선별, 품사 및 대역어 부착한 결과 7,200 엔트리를 대상으로 자동평가를 실시하였다. 실험결과 미등록어 추가에 의한 BLEU 성능향상은 +3인데 반해, 약 2,000문장 튜닝 후 BLEU를 +12 향상시켰다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권12호
• /
• pp.648-654
• /
• 2002

클러스터들을 연결시키는 통신 모델로 업계 표준인 VIA(Virtual Interface Architecture)가 있다. VIA의 소프트웨어적인 구현으로는 M-VIA를 대표적으로 들 수 있다. 본 논문에서는 TCP/IP를 지원하는 기존의 AceNIC 기가비트 이더넷 카드의 디바이스 드라이버에 수정을 가하여 M-VIA를 지원할 수 있도록 구현하였다. 그리고 M-VIA의 데이터 세그멘테이션 과정을 분석하여 기가비트 이더넷 카드가 1514 bytes이상의 MTU를 지원할 경우, 기존의 M-VIA 뎨이터 세그멘데이션 크기가 가지는 문제점을 보이며 이를 개선하기 위해 MTU와 M-VIA 데이터 세그멘테이션 크기를 다르게 해서 실험하였고 그 성능을 비교하였다.

• 한국정보통신학회논문지
• /
• 제7권5호
• /
• pp.1089-1094
• /
• 2003

CBD를 지원하는 소프트웨어 개발기법이 최근 많은 관심과 함께 도입되면서 이를 효과적으로 운용할 수 있는 아키텍처기반의 조립 및 활용분야가 활발히 연구되고 있다. 특히, C2 아키텍처는 GUI를 지원하기 위한 메시지방식의 컴포넌트 조합기법이라는 점에서 많은 관심을 받고 있다. 그러나, 컴포넌트들의 계층적인 순차성과 메소드 호출방식의 서버컴포넌트의 경우 이를 적용하려면 컴포넌트의 수정이 불가피하다. 따라서, 본 논문에서는 C2아키텍처에서 일부 변형하여 메시지핸들링부분을 컴포넌트와 커넥터가 아닌 메시지 자체에 둠으로써 메소드 호출방식이라도 컴포넌트의 수정이 필요 없이 조합 및 운용할 수 있는 Plug-and-Play를 지원하도록 하였다. 또한, 계층적인 순차성을 갖지 않고 메시지를 사이에 둔 컴포넌트들의 병렬성을 갖도록 하여 보다 자유로운 메시지 핸들링이 가능하도록 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권2호
• /
• pp.35-42
• /
• 2006

본 논문에서는 Parsec을 이용하여 병렬디지털신호처리용 분산공유메모리 다중처리시스템의 성능 분석을 위한 시뮬레이터를 구현한다. 이 시뮬레이터의 특징은 TMS320C6701 DSP 칩의 DMA 기능과 빠른 접근시간을 가진 지역메모리를 사용하는 시스템의 시뮬레이션에 적합하다는 것이다. 또한 시스템의 성능 매개변수 수정과 하드웨어 구성요소들에 대한 재구성이 쉽기 때문에 다양한 실행 환경에서 시스템의 성능을 분석할 수 있다. 시뮬레이션에서는 DSP 알고리즘에서 널리 사용하는 FET, 2D FET, Matrix Multiplication, Fir Filter를 사용하여 프로세서의 수 데이터 크기, 하드웨어 요소의 변화에 따른 실행 시간을 측정한다. 그리고 그 결과를 비교함으로써 본 논문에서 구현한 시뮬레이터의 성능을 검증한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.596-598
• /
• 1999

교환기 소프트웨어 개발에 많은 언어가 사용되고 있으나, 현재 우리나라의 교환기 제조업체 대부분은 ITU-T에서 통신 소프트웨어 개발 언어로 권고하는 CHILL 언어를 사용하고 있다. CHILL은 엄격한 타입 검사, 구조적 프로그래밍, 모듈화, 병렬 처리 기능을 특징으로 하고 있다. LG정보통신에서는 이러한 CHILL 프로그램의 시험 및 디버깅을 위하여 GNU Debugger(GDB)를 기반으로 CHILL 교차 디버거인 LGDB(LG Debugger)를 개발하였다. LGDB는 현재 사용 중인 대부분의 마이크로 프로세서를 지원하며, 호스트에서 개발한 프로그램들이 교환기 시스템과 같은 목적 시스템 상에서 정상적으로 실행되는지 검사하고, 만약 오류가 발생하였을 경우 이를 추적하여 수정하는 기능을 제공한다. 점차 대용량화, 고성능화가 요구되고 있는 교환기 개발 프로젝트의 추세를 감안할 때, LGDB는 교환기 소프트웨어의 품질 및 생산성 향상에 매우 높은 기여를 할 것이다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.115-124
• /
• 2004

본 논문은 고효율, 저전력을 갖는 PRML 디스크 드라이브 읽기 채널용 6비트, 8탭의 FIR 필터 칩을 제안한다. 제안된 필터는 병렬처리 구조를 채택하고 있으며 4단의 파이프라인으로 구성되어 있다. 곱셈 연산을 위하여 수정 부스 알고리즘을 사용하였으며 덧셈 연산을 위하여 압축회로 로직을 사용하였다. 전력 소모를 줄이기 위하여 CMOS 패스-트랜지스터 로직을 사용하였으며 싱글-레일 로직을 이용하여 칩의 면적을 감소시켰다. 제안된 필터는 실제 칩으로 구현되었으며 3.3V 전원을 공급하여 100MHz에서 120mV의 전력을 소비하고 1.88×1.38 ㎟의 면적을 차지한다. 구현된 필터는 유사 선폭의 공정을 사용한 기존구조에 비해 약 11.7%의 전력이 감소하였다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.587-594
• /
• 2005

본 논문에서는 시분할 방식을 확장하여 윈도를 통해 비터비 복호화 되는 단위를 다중으로 버퍼링하고 병렬적으로 처리하는 비터비 복호화기를 구현한다. 연속적으로 입력되는 신호를 복호화 길이의 배수로 버퍼링한 후 이를 고속의 비터비 복호화기 셀을 이용하여 병렬적으로 복호화를 수행한다. 비터비 복호화기 셀의 사용수에 비례하여 데이터 출력율을 얻을 수 있는데 입력 버퍼의 프로그래밍 및 수정에 따라서 이러한 동작을 만족시킬 수 있다. 구현된 비터비 복호화기 셀은 해밍 거리 계산을 위한 HD 블록, 각 상태의 계산을 위한 CM 블록, 비교를 위한 CS 블록, 그리고 trace-back을 위한 TB 블록 및 LIFO 등으로 구성된다. 비터비 복호화기 셀은 ALTERA의 APEX20KC EP20K600CB652-7 FPGA에서 $1\%(351;cell)$의 LAB(Logic a..ay block)를 사용하여 최대 139MHz에서 안정적으로 동작할 수 있었다. 또한 비터비 복호화기 셀과 입출력 버퍼링을 위한 회로를 포함한 전체 비터비 복호화기는 약 $23\%$의 자원을 사용하면서 최대 1Gbps의 데이터 출력율을 가질 수 있도록 설계하였다.

• 한국위성정보통신학회논문지
• /
• 제7권2호
• /
• pp.80-86
• /
• 2012

기존 하드웨어 기반의 소프트웨어 검증 플랫폼이 가지는 제한 조건을 해결하는 방안으로 위성 개발 초기부터 소프트웨어 기반의 위성 시뮬레이터 개발이 함께 시작되며, 위성 시뮬레이터를 활용할 경우 탑재소프트웨어 개발이 지속적으로 이루어 질 수 있는 큰 장점을 가지게 된다. 위성 시뮬레이터는 탑재컴퓨터, 위성의 전자장비 그리고 탑재체까지 모두 모사해주며 소프트웨어 개발자들이 사용할 수 있도록 쉽게 복제, 배포가 가능하며 위성 하드웨어 형상이 변경되더라도 적용 및 변경이 용이하다. 그리고 실제 하드웨어에서 동작하는 탑재소프트웨어를 별도의 수정 없이 로딩할 수 있으며, 개발자를 위한 디버깅 채널과 테스트 환경을 제공하며 실제 수행시간 보다 빠르게 가속화 할 수 있는 기능을 제공한다. 본 논문에서는 현재 개발 중인 정지궤도복합위성의 특징인 Hot-Standby 잉여구조를 지원하기 위한 위성 시뮬레이터의 구조와 개발방안을 제시하고, 시뮬레이터 기반에서 탑재소프트웨어 개발 및 테스트 방안을 제시한다.

• 한국컴퓨터산업학회논문지
• /
• 제2권4호
• /
• pp.481-490
• /
• 2001

본 논문에서는 소량 다품종 환경에 적극 대처 할 수 있는 다기능, 다목적을 갖는 산업용 제어기를 설계 제안하였다. 설계된 제어기는 모든 정보가 집중되는 MU(Main Unit)와 표시장치를 나타내는 DU(Display Unit)로 구성된다. 소프트웨어 관점에서 MU는 상위 태스크와 하위 드라이버로 구성되며, 각 태스크는 멀티태스킹을 지원 운영체제를 이용하여 병렬 처리된다. 설계된 제어기는 제어 알고리듬의 수정, 제어 대상 변경, 제어대상의 특성 변경, Man-Machine-Interface(MMI)의 변경 등에 능동적이면서 신속한 해결책을 제시하기 위하여, 제어기의 구조를 3개의 계층으로 구조화하였다. 1st layer인 하드웨어와 2nd layer인 펌웨어를 규격화하여 변경하지 않고 생산할 수 있으며, 각각의 제어 대상에 따라 달라지는 고유의 제어 알고리듬에 해당하는 3rd layer의 개발은 하위 2개의 계층에 관련 없이 독립적으로 신속히 개발될 수 있도록 하였다.