• 한국통신학회논문지
• /
• 제39B권7호
• /
• pp.440-448
• /
• 2014

TWDM-PON 시스템 수신부에 사용될 $4{\times}10$ Gb/s Transimpedance Amplifier (TIA) 어레이가 $0.13{\mu}m$ CMOS 기술로 구현하였다. TIA의 대역폭 향상을 위하여 인덕터 피킹 기술과 1.2 V 기반의 저전압 설계기술을 제안한다. 0.5 pF PD 용량에서 7 GHz 3 dB 대역폭을 구현한다. 1.2V 공급에서 채널당 31 mW를 소모하는 동안 Trans-resistance gain 은 $71.81dB{\Omega}$이다. TIA의 입력 감도는 -33.62 dBm를 갖는다. 4 채널을 포함하는 전체 칩 크기는 $1.9mm{\times}2.2mm$ 이다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1257-1264
• /
• 2019

본 논문에서는 모바일 산업 프로세서 인터페이스(MIPI:mobile industry processor interface)의 C-PHY 사양 버전 1.1을 지원하는 3-GSymbol/s/lane 송수신기가 제안된다. 제안한 송수신기는 3 개 채널에서 3 개 레벨 신호의 사용으로 인해 저하된 신호 보존성을 개선하기 위해 채널 부정합 보정을 수행한다. 제안된 채널 부정합 보정은 수신기에서 채널 부정합을 검출하고, 검출 결과에 따라 송신기에서 전송 데이터의 지연 시간을 조정함으로써 수행된다. 수신기에서 채널 불일치 검출은 송신기로부터 전송된 정해진 데이터 패턴에 대하여 수신된 신호의 위상을 비교함으로써 수행된다. 제안된 MIPI C-PHY 송수신기는 1.2 V 공급 전압의 65 nm CMOS 공정을 사용하여 설계되었다. 각 송수신기 레인의 면적과 전력소모는 각각 0.136 ㎟와 17.4 mW/GSymbol/s이다. 제안된 채널 부정합 보정은 채널 부정합으로 인한 88.6 ps의 시간 지터를 34.9 ps로 줄인다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1114-1122
• /
• 2005

본 논문에서는 S-band 대역에서의 수신단 one-chip MMIC 저잡음 증폭기, 믹서의 설계 및 제작, 측정에 관한 연구를 수행한다. 저잡음 증폭기는 공통 소스 구조의 2단으로 설계하였으며, 믹서는 LO 및 RF balun으로 구성되고, 이는 능동 소자를 이용하여 구현하였다. 각 능동 소자의 공정상의 변화를 보상하기 위하여 새로운 바이어스 안정화 회로를 적용하였다. 그리고 이를 단일 칩으로 구현, 제작하였다. 측정 결과로 저잡음 증폭기는 2.1 GHz에서 15.51 dB의 이득과 1.02 dB의 잡음지수를 가지고 있으며, 믹서의 변환 이득은 -12 dB이며 IIP3는 약 4.25 dBm, 포트간 격리도는 25 dB 이상의 값을 가진다. 제안된 새로운 바이어스 회로는 FET와 저항으로 구성되며 공정상의 변화와 온도의 변화 등에 의한 문턱 전압의 변화를 보상해 줄 수 있다. 제작된 칩의 크기는 $1.2[mm]\times1.4[mm]$이다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.31-39
• /
• 2009

본 논문은 전력선 통신용(PLC) SoC ASIC으로 내장된 Analog Front-end(AFE)를 바탕으로 낮은 소비 전력과 저 가격을 달성할 수 있었으며, CMOS공정으로 구현된 AFE와, 1.8V동작의 Core Logic구동용 LDO, ADC, DAC와 IO pad를 구동하기 위한 LDO로 구성되어 있다. AFE는 Pre-amplifier, Programmable gain Amplifier와 10bit ADC의 수신 단으로 구성되며, 송신 단은 10bit differential DAC, Line Driver로 구성되어 있다. 본 ASIC은 0.18 um 1 Poly 5 Metal CMOS로 구현 되었으며, 동작전압은 3.3 V단일 전원만 사용하였고, 이때 소모 전력은 대기 시에 30mA이며, 동작 시 전력은 300mA으로 에코 디자인 요구를 만족하게 하였다. 본 칩의 Chip size는 $3.686\;{\times}\;2.633\;mm^2$ 이다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.1-5
• /
• 2009

본 논문은 X-대역에서 높은 Q값을 이용하여 위상 잡음을 줄이기 위하여 metamaterial 공진기를 이용한 Push-Push 발진기를 제안하였다. Metamaterial 공진기는 큰 결합 계수 값을 갖는데, 이는 Q값을 크게 만들고, 발진기의 위상 잡음을 줄일 수 있었다. 1.8 V의 공급 전압을 사용한 Push-Push 발진기는 12 GHz의 주파수 범위에서 -117 dBc/HB @ 100 kHz의 위상 잡음 특성을 가지며 metamaterial 공진기와 일반적인 나선형 공진기를 비교 했을 때, 개선된 Q값 특성은 -29.7 dB와 -47.5 dB이다. 제작된 metamaterial 공진기를 이용한 Push-Push 발진기는 X-대역에서 발진기로 이용될 수 있음을 확인 하였다.

• 한국전자파학회논문지
• /
• 제23권10호
• /
• pp.1151-1156
• /
• 2012

본 논문에서는 77 GHz 자동차 레이더 시스템에서 거리가 달라도 일정한 감도를 유지할 수 있도록 하는 베이스밴드 필터를 제안하였다. 기존의 DCOC(DC Offset Cancellation) loop 회로를 이용하여 DC offset을 제거함과 동시에 거리에 따른 수신 전력의 크기 차이를 이득으로 상쇄시킬 수 있도록 하였다. 측정 결과, 이득은 최대 51 dB의 크기를 가지며, 고역 통과 차단 주파수는 5 kHz에서 15 kHz까지 가변 가능하게 하였다. 거리에 따른 손실을 보상하기 위한 고역 통과 필터의 기울기는 거리 보상 범위를 위해 -10~-40 dB/decade로 가변이 가능하게 설계되었다. 1 V의 전압에서 전류 소모는 4.3 mA이며, 측정된 NF는 26 dB이고, IIP3는 +4.5 dBm을 가진다. 칩은 65 nm CMOS 공정을 사용하였으며, 입출력 패드를 제외한 크기는 $500{\mu}m{\times}1,050{\mu}m$이다.

• 한국전자파학회논문지
• /
• 제21권9호
• /
• pp.1013-1022
• /
• 2010

원격으로 지표면 온도를 측정하는 C-대역 라디오미터를 설계하고, 아스팔트를 대상으로 실시한 측정 결과를 제시하였다. 높은 감도와 낮은 전력 소모를 위해 전전력(total power)형 라디오미터 형태를 선택하였고, 안정적으로 높은 이득을 확보하기 위해 슈퍼헤테로다인(super-heterodyne) 방식으로 설계하였다. 중심 주파수 5.1 GHz에서 110 MHz의 대역폭을 가지도록 설계된 라디오미터는 59 dB의 이득과 2.7 dB의 잡음 지수를 가지며, 0.45 K의 수신 감도를 가진다. 제작된 시스템과 온도계를 사용해 아스팔트의 지표면 온도를 측정하였다. 그리고 각각의 측정 결과를 분석하여 설계된 라디오미터가 온도 변화에 대해 6 $mV/^{\circ}C$의 전압 변화율을 가지고 선형적으로 동작함을 보였다. 이를 통해 설계된 C-대역 라디오미터의 지표면 원격 온도 측정 센서로의 적용 가능성을 검증하였다.

• 한국통신학회논문지
• /
• 제24권7A호
• /
• pp.1090-1098
• /
• 1999

본 논문에서는 자기 디스크 출력 채널에 사용되는 EPR-4 비터비 디코더 회로를 설계하였다. 비터비 디코더는 ACS 회로, 경로 메모리, 최소값 감지회로, 출력 선택 회로로 구성되었다. 설계한 EPR-4 비터비 디코더는 (1,7) RLL 코드를 사용하여 하드웨어 구현에 필요한 상태수를 8개에서 6개로 감소시켰으며, ACS 연산시 누적 동작과정에서 발생할 수 있는 오버플로우 문제를 처리하기 위해 2의 부소 연산에 바탕을 둔 modulo 비교를 사용하였다. 그리고 경로 메모리 회로에서 6개 출력이 수렴하지 않는 경우 최소 state metric 값을 경로에서 최종 결과값을 결정하도록 파이프라인 구조의 최소값 감지회로를 사용하였다. EPR-4 비터비 디코더 회로는 0.35 $\mu\textrm{m}$ CMOS 공정에 맞추어 설계되었으며, 트랜지스터 개수는 약 15,300 이며, 3.3V의 전압조건에서 최대 데이터 수신율은 250Mbps이다.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.963-969
• /
• 2008

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 100MHz 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 해상도가 1비트씩 증가함에 따라 2배수로 증가하는 S-R 래치 회로를 단순화하여 집적화 하였다. 기존 NAND 기반의 S-R 래치 회로에 사용되던 8개의 MOS 트랜지스터 숫자를 6개로 줄였으며, 비교단의 동적 소비전력을 최대 12.5%까지 감소되도록 설계하였다. 설계된 A/D 변환기는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정을 사용하여 제작되었고, 전원 전압 1.8V, 샘플링 주파수 100MHz에서의 전력소모는 282mW이다. 입력 주파수 1.6MHz, 30MHz에서의 SFDR은 각각 35.027dBc, 31.253dBc이며, 4.8비트, 4.2비트의 ENOB를 나타내었다.

• 한국전자파학회논문지
• /
• 제10권2호
• /
• pp.169-179
• /
• 1999

본 논문에서는 선형성이 우수한 MIC형태의 GaAs MESFET 저항성 혼합기를 설계하였다. 설계된 저항성 혼합기는 채널저항을 이용하기 위해 게이트단에만 바이어스 전압을 인가하였으며 LO 신호를 게이트단에 입 력시키고 드레인단에는 LO- RF간의 적절한 격리도를 얻기 위하여 삽입된 7 -jXlle hairpin 대역통과 여파기를 통하여 RF 신호를 가하여서 소오스단에서 단락회로와 저역통과 여파기를 통해 IF 신호를 얻는 것이다 .. LO 신호와 RF 신호에 대한 간략화된 등가회로를 추출하여 변환손실을 계산하였으며 하모닉 발란스 해석의 결과 와 비교하였다. 제작된 S-band 수신용 혼합기의 변환손실은 7 -jXlle hairpin 대역통과 여파기의 3.0-3.4 dB 정 도의 삽입손실을 고려하여 8.2 -10.5 dB로 얻을 수 있었고, 왜곡 특성에서 IP3in는 26.5 dBm의 선형적인 특 성을 Vg=-0.85~-1.0 V에서 얻을 수 있었다.