• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.10
• /
• pp.2403-2408
• /
• 2013

This paper has analyzed the change of forward and backward current for channel doping concentration to analyze off-current of double gate(DG) MOSFET. The Gaussian function as channel doping distribution has been used to compare with experimental ones, and the two dimensional analytical potential distribution model derived from Poisson's equation has been used to analyze the off-current. The off-current has been analyzed for the change of projected range and standard projected range of Gaussian function with device parameters such as channel length, channel thickness, gate oxide thickness and channel doping concentration. As a result, this research shows the off-current has greatly influenced on forward and backward current for device parameters, especially for the shape of Gaussian function for channel doping concentration.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.1
• /
• pp.163-168
• /
• 2015

This paper analyzed the deviation of tunneling current for bottom gate voltage of sub-10 nm asymmetric double gate MOSFET. The asymmetric double gate MOSFET among multi gate MOSFET developed to reduce the short channel effects has the advantage to increase the facts to be able to control the channel current, compared with symmetric double gate MOSFET. The increase of off current is, however, inescapable if aymmetric double gate MOSFET has the channel length of sub-10 nm. The influence of tunneling current was investigated in this study as the portion of tunneling current for off current was calculated. The tunneling current was obtained by the WKB(Wentzel-Kramers-Brillouin) approximation and analytical potential distribution derived from Poisson equation. As a results, the tunneling current was greatly influenced by bottom gate voltage in sub-10 nm asymmetric double gate MOSFET. Especially it showed the great deviation for channel length, top and bottom gate oxide thickness, and channel thickness.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.168-169
• /
• 2017

본 논문에서는 ZCMV(zero common mode voltage) PWM을 사용하는 병렬형 3상 3레벨 NPC 컨버터의 DC단 전압의 불평형 제어를 이용한 순환전류 저감 알고리즘을 제안한다. 이상적으로 ZCMV PWM은 공통 모드 전압을 발생하지 않지만, 초기 운전 및 데드타임과 같은 실제적인 문제로 인해 공통 모드 전압이 발생한다. 발생한 공통 모드 전압은 미세한 순환전류를 발생시키며 이는 컨버터의 효율을 감소시킨다. 따라서, 본 논문에서는 DC단 전압 불평형 제어를 이용하여 순환전류를 저감하는 제어 알고리즘을 제안한다. 상, 하단 DC 전압의 불평형은 공통 모드 전압을 발생시키며 이를 통해 미세하게 발생한 순환전류를 저감하여 컨버터의 효율을 향상 시킬 수 있다. 제안한 알고리즘은 시뮬레이션을 통해 타당함을 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.765-768
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.120-121
• /
• 2013

무공해이고 무한정한 에너지원이며 설치가 용이한 태양광 발전 시스템의 보급이 확산함에 따라 계통 연계형 발전 시스템을 설계하였다. 본 시스템은 인터리브 방식의 부스트 컨버터를 이용하여 MPPT를 수행하였고 계통연계를 위해 NPC 3-레벨 인버터를 사용하였다. NPC 3-레벨 인버터는 2-레벨 인버터와 비교했을 때 같은 스위칭 주파수에서 출력전압 및 전류의 고조파 성분을 반 이상 줄일 수 있는 장점이 있다. NPC 3-레벨 인버터는 DC 링크단의 전압을 일정하게 가져가는 역할을 하는 동시에 상, 하단의 커패시터의 전압을 균등하게 분배하는 제어를 하고, 출력전류를 정현적으로 가져가기 위한 제어를 하였다. 본 시스템의 시뮬레이션 및 실험을 수행하였고 THD 및 역률을 확인하였다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.11 no.2
• /
• pp.164-171
• /
• 2006

In this paper, the fault tolerant system for BLDC motor has been proposed to maintain control performance under an open switch fault of inverter. The fault identification is proposed to two methods, which are using the difference between reference and actual current, and adding voltage sensors across lower legs of inverter. The reconfiguration scheme is achieved by the four-switch topology connecting a faulty leg to the middle point of DC-link using bidirectional switches. The proposed fault tolerant system quickly recovers control performance by short fault detecting time and reconfiguration of system topology. Therefore, continuous free operation of the BLDC motor drive system after faults is available. The superior performance of the proposed fault tolerant system is proved by simulation.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.12
• /
• pp.1-7
• /
• 2010

In this paper, we suggested a sensing method of PoRAM with the multilevel cell When a specific voltage is applied between top and bottom electrodes of PoRAM unit cell, we can distinguish cell states by changing resistance values of the cell. Especially, we can use the PoRAM as the multilevel cell due to have four stable resistance values per cell. Therefore, we proposed an address decoding method, sense amplifier and control signal for sensing of a multilevel cell. The sense amplifier is designed based on a current comparator that compared a cell current the cell with a reference current, and have a low input impedance for a amplification of the current. The proposed circuit was designed in a $0.13{\mu}m$ CMOS technology, we verified to sense each data "00", "01", "10", "10" by four states of a cell current.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.05a
• /
• pp.839-841
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하고자한다. 드레인 전압이 소스 측 전위장벽에 영향을 미칠 정도로 단채널을 갖는 MOSFET에서 발생하는 중요한 이차효과인 드레인 유도 장벽 감소는 문턱전압의 이동 등 트랜지스터 특성에 심각한 영향을 미친다. 드레인 유도 장벽 감소현상을 분석하기 위하여 포아송방정식으로부터 급수형태의 전위분포를 유도하였으며 차단전류가 $10^{-7}A/m$일 경우 비대칭 이중게이트 MOSFET의 상단게이트 전압을 문턱전압으로 정의하였다. 비대칭 이중게이트 MOSFET는 단채널효과를 감소시키면서 채널길이 및 채널두께를 초소형화할 수 있는 장점이 있으므로 본 연구에서는 채널길이와 두께 비에 따라 드레인 유도 장벽 감소를 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 단채널에서 크게 나타났으며 하단게이트 전압, 상하단 게이트 산화막 두께 그리고 채널도핑 농도 등에 따라 큰 영향을 받고 있다는 것을 알 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.334-335
• /
• 2019

본 논문은 전기철도용 전력보상장치로 사용되는 단상 3레벨 인버터를 제작하였으며, 단상 3레벨 인버터의 유 무효 전력제어기를 설계하였다. 단상 3레벨 인버터는 유 무효전력을 제어하기 위해 가상 동기좌표계 축 상에서 PI 제어기를 통해 전류제어를 수행한다. DC 링크 제어는 3레벨 인버터를 고려할 때 DC 링크 전압의 상단부와 하단부 전압의 평형상태를 유지하기 위해 제어하는 밸런싱 제어기를 포함한다. 10kVA 단상 3레벨 인버터 프로토타입을 설계하였으며, 안정한 유 무효전력제어 특성 실험 결과를 통해 단상 3레벨 인버터의 설계 및 제어 동작의 타당성을 검증하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.11
• /
• pp.2709-2714
• /
• 2014

This paper has analyzed the change of threshold voltage and conduction path for the ratio of top and bottom gate oxide thickness of asymmetric double gate MOSFET. The asymmetric double gate MOSFET has the advantage that the factor to be able to control the current in the subthreshold region increases. The analytical potential distribution is derived from Poisson's equation to analyze the threshold voltage and conduction path for the ratio of top and bottom gate oxide thickness. The Gaussian distribution function is used as charge distribution. This analytical potential distribution is used to derive off-current and subthreshold swing. By observing the results of threshold voltage and conduction path with parameters of bottom gate voltage, channel length and thickness, projected range and standard projected deviation, the threshold voltage greatly changed for the ratio of top and bottom gate oxide thickness. The threshold voltage changed for the ratio of channel length and thickness, not the absolute values of those, and it increased when conduction path moved toward top gate. The threshold voltage and conduction path changed more greatly for projected range than standard projected deviation.