

DGMOSFET의 도핑분포에 따른 상·하단 전류분포 및 차단전류 분석

정학기*

Analysis on Forward/Backward Current Distribution and Off-current for Doping Concentration of Double Gate MOSFET

Hakkee Jung*

Department of Electronic Engineering, Kunsan National University, Gunsan 573-701, Korea

요 약

본 연구에서는 이중게이트 MOSFET에 대한 차단전류를 분석하기 위하여 도핑분포함수에 따라 상단과 하단게이트에 의한 전류분포를 분석할 것이다. 분석을 위하여 실험치에 유사한 결과를 얻을 수 있도록 채널도핑농도의 분포함수로써 가우시안함수를 사용하여 유도한 포아송방정식의 이차원 해석학적 전위모델을 이용하여 차단전류를 분석하였다. 특히 소자 파라미터인 채널길이, 채널두께, 게이트산화막 두께 및 채널도핑농도 등을 파라미터로 하여 가우시안함수의 이온주입범위 및 분포편차의 변화에 대한 차단전류의 변화를 분석하였다. 분석결과 차단전류는 소자파라미터에 의한 상하단 전류의 변화에 따라 커다란 변화를 보이고 있었으며 특히 채널도핑함수인 가우시안함수의 형태에 따라서도 큰 변화를 보이고 있다는 것을 관찰할 수 있었다.

ABSTRACT

This paper has analyzed the change of forward and backward current for channel doping concentration to analyze off-current of double gate(DG) MOSFET. The Gaussian function as channel doping distribution has been used to compare with experimental ones, and the two dimensional analytical potential distribution model derived from Poisson's equation has been used to analyze the off-current. The off-current has been analyzed for the change of projected range and standard projected range of Gaussian function with device parameters such as channel length, channel thickness, gate oxide thickness and channel doping concentration. As a result, this research shows the off-current has greatly influenced on forward and backward current for device parameters, especially for the shape of Gaussian function for channel doping concentration.

키워드 : DGMOSFET, 소자파라미터, 상·하단 전류, 차단전류, 포아송방정식

Key word : DGMOSFET, device parameter, forward/backward current, off-current, Poisson equation

접수일자 : 2013. 02. 08 심사완료일자 : 2013. 06. 25 게재확정일자 : 2013. 09. 04

* **Corresponding Author** Hakkee Jung(E-mail:hkjung@kunsan.ac.kr, Tel:+82-63-469-4684)
Department of Electronic Engineering, Kunsan National University, Gunsan 573-701, Korea

Open Access <http://dx.doi.org/10.6109/jkiice.2013.17.10.2403>

print ISSN: 2234-4772 online ISSN: 2288-4165

©This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(<http://creativecommons.org/licenses/by-nc/3.0/>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
Copyright © The Korea Institute of Information and Communication Engineering.

I. 서 론

반도체산업에서 가장 핵심이 되는 분야는 미세공정 분야이다. 세계적으로 미세공정분야에서 가장 앞선 기술을 가지고 있는 삼성전자에선 기술력과 가격경쟁력을 앞세워 엄청난 이익을 거두고 있다. 이와 같이 반도체산업의 핵심은 미세화이다. 집적회로를 작게만들면 만들수록 수율은 올라가고 소비전력은 내려간다. 또한 스위칭속도를 증가시켜 고속동작을 원하는 최근 경향에 부합할 수 있다. 그러나 반도체소자의 미세화에는 여러 가지 한계가 존재한다. 특히 트랜지스터의 미세화는 집적회로의 소형화에 직접 영향을 미쳐 많은 연구가 진행되고 있다[1]. 트랜지스터를 미세화할 때 발생하는 현상중 가장 중요한 부분은 단채널효과이다. 기존의 CMOSFET를 이용하여 집적회로를 제작할 때 발생하는 문턱전압의 이동현상, 드레인유도장벽감소 문제, 문턱전압이하 스윙특성의 저하 및 항복전압특성 저하 등과 같은 심각한 단채널효과[2,3]가 발생하고 있다. 단채널효과란 결국 트랜지스터의 채널길이가 감소함으로써 발생하는 문제이므로 구조적인 변화를 도모하여 궁극적으로 채널길이를 증가시키는 효과를 가져오는 구조를 연구하기에 이르렀다. 이러한 취지에서 연구개발되고 있는 소자가 이중 게이트(Double Gate ; DG) MOSFET 소자이다. 이중게이트 MOSFET소자는 두개의 게이트를 채널 상·하단에 배치하여 채널 내 전자/정공의 제어능력을 거의 두 배로 향상시키고 전류 밀도를 배가시키고 있다. 또한 DGMOSFET의 경우 채널로 사용하고 있는 실리콘을 순수반도체 또는 저 도핑반도체로 제작함으로써 무시할 수 있을 정도의 불순물 산란이 발생하므로 동작속도를 크게 향상시킬 수 있다. 이중게이트 MOSFET의 전송특성을 분석하기 위하여 Tiwari 등은 실험값에 근사한가우시안 함수를 이용하여 채널 내 전위분포 및 문턱전압의 해석학적 모델을 제시하였으며 결과의 타당성이 입증되었다[4]. 이에 본 연구에서는 Tiwari의 전위분포모델을 이용하여 문턱전압이하 영역에서의 차단전류를 분석할 것이다. FinFET의 문턱전압이하 전류를 분석하기 위하여 Havaladar 등은 3차원으로 전개한 전류모델을 제시하였다[4]. 그러나 이중게이트 MOSFET는 구조적으로 대칭적이다. 특히 Havaladar 등의 전위분포 결과에서도 알 수 있듯이 채널폭 방향으로의 전위분포변화는 거의 무

시할 수 있을 정도로 작기 때문에 채널길이 및 채널두께 방향으로의 이차원적 분석으로 충분할 것이다. 그러므로 본 연구에서는 Tiwari의 전위분포모델을 이용하여 이차원 전류모델을 제시하고 문턱전압이하 영역에서 상단전류와 하단전류의 변화가 차단전류에 미치는 영향을 분석할 것이다.

2장에서는 이차원 해석학적 전위모델을 이용한 전류모델에 대하여 설명할 것이며 3장에서 이 모델을 적용하였을 경우, 상단전류와 하단전류의 변화를 가우시안분포함수의 변수인 이온주입범위 및 분포편차의 변화에 따라 고찰할 것이다. 또한 4장에서 결론을 맺을 것이다.

II. DGMOSFET의 차단전류모델

그림 1은 이 논문에서 사용한 DGMOSFET의 이차원 개략도이다. 상단게이트와 하단게이트는 상호 대칭적인 구조를 하고 있으며 구조의 z방향에 대한 전위분포는 거의 일정하므로[5] 단지 x와 y방향에 대한 전위분포를 구하기 위하여 Tiwari 등의 계산방법과 동일하게 포아송방정식을 풀어 전위분포 $\phi(x, y)$ 를 구한다.

차단전류를 구하기 위하여 상하단 게이트전압의 영향에 의하여 전위분포가 x방향으로 최소인 점을 x_{min} 이라 할 때, 두 부분으로 전류를 나누어 합산한다. 즉,

$$I = I_f(0 \leq x \leq x_{min}) + I_b(x_{min} \leq x \leq t_{si}) \quad (1)$$

Havaladar 등은 3차원으로 전개하였으나 전술한 바와 같이 z방향으로의 대칭성 때문에 본 연구에서는 2차원으로 전개방식을 이용하면 상단전류 I_f 와 하단전류 I_b 는 다음과 같이 유도할 수 있다.

$$I_f = \frac{WV_t\mu_n n_i^2}{L_g N_p} (1 - e^{-V_{DS}/V_t}) \int_0^{x_{min}} \exp\left(-\frac{\phi_{min}(x)}{V_t}\right) dx \quad (2)$$

$$I_b = \frac{WV_t\mu_n n_i^2}{L_g N_p} (1 - e^{-V_{DS}/V_t}) \int_{x_{min}}^{t_{si}} \exp\left(-\frac{\phi_{min}(x)}{V_t}\right) dx \quad (3)$$




그림 1. DGMOSFET의 개략도
Fig. 1 Schematic view of DGMOSFET

여기서 W 는 채널폭, V_t 는 열전압, μ_n 은 전자이동도, n_i 는 순수반도체의 전자농도, V_{DS} 는 드레인전압, $\phi_{\min}(x)$ 는 표면전위 ϕ_s 가 최소가 되는 y 점에서의 x 방향 전위분포이다. 또한 N_p 는 포아송방정식을 풀 때 사용하는 도핑분포함수 $n(x)$ 에 나타나는 이온주입 시도즈량에 의하여 결정되는 최대 도핑분포 값이다. 즉, 포아송방정식을 풀 때 다음과 같은 가우스 함수를 이용하였다.

$$n(x) = N_p \exp\left(-\left\{\frac{x - R_p}{\sqrt{2}\sigma_p}\right\}^2\right) \quad (4)$$

여기서 R_p 와 σ_p 는 각각 이온주입범위 및 분포편차를 나타낸다. $n(x)$ 는 채널내 두께방향 즉, 깊이방향으로의 불순물원자 분포함수로서 y 와 z 방향으로는 일정하게 분포되며 단지 x 방향으로만 변화한다고 가정하였다. 식(2)와 식(3)을 풀면 다음과 같은 해석학적 차단전류 모델을 구할 수 있다.

$$I_f = \frac{WV_t\mu_n n_i^2 x_{\min}}{L_g N_p} (1 - e^{-V_{DS}/V_t}) \frac{(e^{\phi_s^f/V_t} - e^{\phi_{\min}^f/V_t})}{(\phi_s^f - \phi_{\min})} \quad (5)$$

$$I_b = \frac{WV_t\mu_n n_i^2 (t_{si} - x_{\min})}{L_g N_p} (1 - e^{-V_{DS}/V_t}) \times \frac{(e^{\phi_s^b/V_t} - e^{\phi_{\min}^b/V_t})}{(\phi_s^b - \phi_{\min})} \quad (6)$$

여기서 ϕ_s^f 는 상단 게이트단자와 접하는 표면전위중 $y = y_{\min}$ 일 때의 전위이며 ϕ_s^b 는 하단 게이트단자와 접하는 표면전위 중 $y = y_{\min}$ 일 때의 전위이다. 이론적으로 x 방향으로 대칭적인 전위를 보인다면 $x_{\min} = t_{si}/2$ 지만 이온주입범위 R_p 와 분포편차 σ_p 에 따라 x_{\min} 값은 변화를 겪게 된다[6]. 그러므로 상단전류 I_f 와 하단전류 I_b 는 총 차단전류에서 차지하는 비율이 변화하게 된다. 본 연구에서는 이와같이 이온주입범위 및 분포편차에 따라 변화하는 상하단 차단전류와 각각에 대한 총 차단전류에 대한 비를 고찰할 것이다.

III. 차단전류에 대한 결과 고찰

식(5)와(6)을 이용한 상·하단 차단전류를 계산하고 제시한 모델의 타당성을 검토하기 위하여 그림 2에 실험치와 계산 결과를 비교하였다. 실험치는 FinFET의 경우이므로 채널폭은 $W = 2H_{fin} + T_{fin}$ 를 사용하였다[5].




그림 2. 제시한 모델과 실험치[5]의 게이트전압에 따른 드레인 전류 비교
Fig. 2 Comparison of drain current as a function of gate voltage for DG MOSFET obtained this model(line) with that of the experimental results(points)[5]




그림 3. 이온주입범위 및 분포편차의 변화에 따른 차단전류의 승수분포곡선
Fig. 3 Distribution of the powers for off-current with a change of projected range and standard projected deviation

이때 H_{fin} 은 FinFET의 채널두께(t_{si})이며 T_{fin} 은 FinFET의 핀의 폭이다. 비교 결과에서 관찰할 수 있듯이 본 모델의 계산 시 사용한 이온주입범위와 분포편차

의 의의의 범위 안에 실험치가 들어가 있다는 것을 알 수 있다. 그림 2에서 알 수 있듯이 이온주입범위가 10 nm이고 분포편차가 10 nm일 경우, 실험치와 잘 일치하는 것을 알 수 있다. 이와 같이 이차원 전류모델로도 충분히 실험치와 일치하는 결과를 도출할 수 있다는 것을 알 수 있다.

그림 2에서 본 연구의 전류모델에 대한 타당성을 설명하였으므로 이온주입범위와 분포편차에 대한 차단전류의 분석을 자세히 고찰하기 위하여 그림 3에 채널길이, 채널두께 및 게이트산화막 두께를 파라미터로 하여 차단전류를 도사하였다. 표시한 숫자는 승수를 나타낸다. 먼저 그림 3(a)에서 해당되는 파라미터에 대한 차단전류는 거의 선형적인 관계를 보이고 있다. 이온주입범위가 증가하면 차단전류는 증가하며 반면에 분포편차가 증가하면 차단전류는 감소하는 것을 알 수 있다. 그림 3(b)와 같이 채널두께를 10 nm에서 30 nm로 증가시켰을 경우, 차단전류는 크게 변화하며 전반적으로 동일한 조건에서 증가하는 경향을 보이고 있다. 이온주입범위가 크고 분포편차가 작을 때, 차단전류가 크게 증가하여 소저동작에 문제를 야기시킬 수 있다. 그림 3(c)는 그림 3(a)와 동일한 조건에서 채널길이만 100 nm로 증가하였을 경우이다. 그림 3(a)와 비교하면 차단전류가 급격히 감소하고 있다는 것을 알 수 있다.




그림 4. $t_{si} = 10 \text{ nm}$, $L_g = 50 \text{ nm}$ 에서 이온주입범위 및 분포편차에 따른 차단전류의 비(%)에 대한 등고선 곡선
Fig. 4 Contours of the percent for off-current with a change of projected range and standard projected deviation at $t_{si} = 10 \text{ nm}$, $L_g = 50 \text{ nm}$

즉, 채널길이가 감소하면 차단전류가 증가하여 소자 특성을 저하시키는 원인이 된다는 것을 알 수 있다. 이상과 같은 차단전류를 구성하고 있는 상단전류와 하단전류의 구성비를 관찰하기 위하여 그림 4와 그림 5 그리고 그림 6에 상단과 하단에 흐르는 차단전류의 비를 이온주입범위 및 분포편차에 대하여 도시하였다. 그림 4와 5, 6을 관찰해 보면 이온주입범위 및 분포편차에 따라 상단전류 및 하단전류의 분포가 매우 크게 변화하고 있다는 것을 알 수 있다. 그림 4, 5 그리고 6은 각각 그림 3에서 사용한 채널크기 및 도핑농도와 동일한 조건을 사용하였으나 이온주입범위가 증가하면 상단의 차단전류비율이 증가하고 있다는 것을 알 수 있다. 채널두께가 10 nm인 그림 4(a)와 그림 6(a)의 경우는 이온주입범위가 작은 영역에서는 거의 유사한 분포곡선을 관찰할 수 있다. 그러나 채널두께가 증가한 그림 5(a)의 경우는 분포곡선의 모양이 크게 변화하고 있다. 이는 이온주입범위에 따라 채널두께방향으로의 도핑농도분포가 크게 변화하기 때문이다. 즉, 채널두께가 상대적으로 작은 경우는 이온주입범위에 따른 채널내 도핑농도함수의 변화도 크게 줄어 들어 거의 일정한 분포를 보이기 때문이다. 단지 채널길이만 변화한 그림 4(a)와 그림 6(a)를 비교하면 전술한 바와 같이 이온주입범위가 작을 때는 거의 유사한 분포를 보이다가 이온주입범위가 증가하면 두 곡선의 분포가 크게 변화하는 것을 관찰할 수 있다.




그림 5. $t_{si} = 30 \text{ nm}$, $L_g = 50 \text{ nm}$ 에서 이온주입범위 및 분포편차에 따른 차단전류의 비(%)에 대한 등고선 곡선
 Fig. 5 Contours of the percent for off-current with a change of projected range and standard projected deviation at $t_{si} = 30 \text{ nm}$, $L_g = 50 \text{ nm}$




그림 6. $t_{si} = 10 \text{ nm}$, $L_g = 100 \text{ nm}$ 에서 이온주입범위 및 분포편차에 따른 차단전류의 비(%)에 대한 등고선 곡선
 Fig. 6 Contours of the percent for off-current with a change of projected range and standard projected deviation at $t_{si} = 10 \text{ nm}$, $L_g = 100 \text{ nm}$

그림 4(a)와 그림 5(a), 6(a)를 비교해 보면 상대적으로 채널크기가 증가하면 이온주입범위 및 분포편차에 따른 상단전류의 비의 변화가 크게 증가하는 것을 관찰할 수 있다. 그림 4(b), 5(b) 그리고 6(b)는 하단에 흐르는 차단전류의 비를 동일한 조건에서 도시한 분포곡선이다. 그림에서 알 수 있듯이 정확히 그림 4(a), 5(a), 6(a)의 분포곡선과 일치하나 값만 다르다는 것을 알 수 있다. 그림 4, 5, 6을 비교해 보면 채널두께가 증가하면 상대적으로 하단으로 흐르는 차단전류가 증가하고 있다는 것을 알 수 있다. 또한 채널길이가 증가할 때 이온주입범위가 증가하면 상대적으로 상단으로 흐르는 차단전류가 증가하는 것을 알 수 있다.

IV. 결론

본 연구에서는 이중게이트 MOSFET에 대한 차단전류를 분석하기 위하여 채널구조 및 도핑분포함수에 따라 상단과 하단게이트에 의한 전류분포를 분석하였다. 실험치에 유사한 결과를 얻을 수 있도록 채널도핑농도의 분포함수로써 가우시안함수를 사용하여 유도한 해석학적 전위모델을 이용하여 차단전류를 분석하였다. 실험치와 비교하여 본 연구에서 제시한 모델의 타당성을 입증하였으며 이온주입범위가 증가하면 차단전류는

증가하며 반면에 분포편차가 증가하면 차단전류는 감소하는 것을 알 수 있었다. 차단전류를 구성하고 있는 상단과 하단의 차단전류의 비를 관찰한 결과, 채널두께가 증가하면 상대적으로 하단으로 흐르는 차단전류가 증가하고 있다는 것을 알 수 있었으며 반면, 채널길이 증가할 때 이온주입범위가 증가하면 상대적으로 상단으로 흐르는 차단전류가 증가하는 것을 알 수 있었다. 이와 같이 차단전류는 소자 파라미터인 채널길이, 채널 두께, 게이트산화막 두께 및 채널도핑농도 그리고 이온 주입범위 및 분포편차의 변화에 대하여 크게 변화한다는 것을 관찰하였다. 본 연구의 결과는 이중게이트 MOSFET 소자 개발의 기초자료로 사용될 수 있을 것이라 사료된다.

REFERENCES

[1] S. Dimitrijević, Principles of Semiconductor Devices, New York, Oxford, 2012.

[2] M.Ertosun and .Saraswat, "Investigation of Capacitorless Double Gate Single Transistor DRAM: With and Without Quantum Well," *IEEE Trans. Electron Devices*, vol. 53, no.4, pp.737-741, 2006.

[3] D.Tekleab, S.Samavedam and P.Zeitloff, "Modeling and Analysis of Parasitic Resistance in Double-Gate FinFETs," *IEEE Trans. Electron Devices*, vol. 56, no.10, pp.2291-2296, 2009.

[4] P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," *IMPACT-2009*, pp.52-55, 2009.

[5] D.S.Havaladar, G.Katti, N.DasGupta and A.DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," *IEEE Trans. Electron Devices*, vol. 53, no.4, pp.737-741, 2006.

[6] H.K.Jung, "Analysis of Doping Profile Dependent Threshold Voltage for DG MOSFET Using Gaussian Function," *International Journal of KIMICS*, vol.9, no.3, pp.310-314, 2011.



정학기(Hakkee Jung)

1983.3 아주대학교 전자공학과 B.S.
 1985.3 연세대학교 전자공학과 M.S.
 1990.8 연세대학교 전자공학과 Ph.D
 1995.8 일본 오사카대학 교환교수
 2005.8 호주 그리피스대학 교환교수
 1990.3 ~ 현재 군산대학교 전자공학과 교수
 2013.1 ~ 현재 한국정보통신학회 수석부회장
 ※관심분야 : 반도체소자 시뮬레이션, 몬테칼로 시뮬레이션, 회로 및 시스템 해석 등