• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2403-2408
• /
• 2013

본 연구에서는 이중게이트 MOSFET에 대한 차단전류를 분석하기 위하여 도핑분포함수에 따라 상단과 하단게이트에 의한 전류분포를 분석할 것이다. 분석을 위하여 실험치에 유사한 결과를 얻을 수 있도록 채널도핑농도의 분포함수로써 가우시안함수를 사용하여 유도한 포아송방정식의 이차원 해석학적 전위모델을 이용하여 차단전류를 분석하였다. 특히 소자 파라미터인 채널길이, 채널두께, 게이트산화막 두께 및 채널도핑농도 등을 파라미터로 하여 가우스함수의 이온주입범위 및 분포편차의 변화에 대한 차단전류의 변화를 분석하였다. 분석결과 차단전류는 소자파라미터에 의한 상하단 전류의 변화에 따라 커다란 변화를 보이고 있었으며 특히 채널도핑함수인 가우시안 함수의 형태에 따라서도 큰 변화를 보이고 있다는 것을 관찰할 수 있었다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.163-168
• /
• 2015

본 연구에서는 10 nm이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 대한 터널링 전류(tunneling current)의 변화에 대하여 분석하고자한다. 단채널 효과를 감소시키기 위하여 개발된 다중게이트 MOSFET중에 비대칭 이중게이트 MOSFET는 채널전류를 제어할 수 있는 요소가 대칭형의 경우보다 증가하는 장점을 지니고 있다. 그러나 10nm 이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 경우, 터널링 전류에 의한 차단전류의 증가는 필연적이다. 본 연구에서는 차단전류 중에 터널링 전류의 비율을 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 포아송방정식을 이용하여 구한 해석학적 전위분포와 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm이하의 채널길이를 갖는 비대칭 이중게이트 MOSFET에서는 하단 게이트 전압에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 상하단 산화막 두께 그리고 채널두께 등에 따라 매우 큰 변화를 보이고 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.168-169
• /
• 2017

본 논문에서는 ZCMV(zero common mode voltage) PWM을 사용하는 병렬형 3상 3레벨 NPC 컨버터의 DC단 전압의 불평형 제어를 이용한 순환전류 저감 알고리즘을 제안한다. 이상적으로 ZCMV PWM은 공통 모드 전압을 발생하지 않지만, 초기 운전 및 데드타임과 같은 실제적인 문제로 인해 공통 모드 전압이 발생한다. 발생한 공통 모드 전압은 미세한 순환전류를 발생시키며 이는 컨버터의 효율을 감소시킨다. 따라서, 본 논문에서는 DC단 전압 불평형 제어를 이용하여 순환전류를 저감하는 제어 알고리즘을 제안한다. 상, 하단 DC 전압의 불평형은 공통 모드 전압을 발생시키며 이를 통해 미세하게 발생한 순환전류를 저감하여 컨버터의 효율을 향상 시킬 수 있다. 제안한 알고리즘은 시뮬레이션을 통해 타당함을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.765-768
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.120-121
• /
• 2013

무공해이고 무한정한 에너지원이며 설치가 용이한 태양광 발전 시스템의 보급이 확산함에 따라 계통 연계형 발전 시스템을 설계하였다. 본 시스템은 인터리브 방식의 부스트 컨버터를 이용하여 MPPT를 수행하였고 계통연계를 위해 NPC 3-레벨 인버터를 사용하였다. NPC 3-레벨 인버터는 2-레벨 인버터와 비교했을 때 같은 스위칭 주파수에서 출력전압 및 전류의 고조파 성분을 반 이상 줄일 수 있는 장점이 있다. NPC 3-레벨 인버터는 DC 링크단의 전압을 일정하게 가져가는 역할을 하는 동시에 상, 하단의 커패시터의 전압을 균등하게 분배하는 제어를 하고, 출력전류를 정현적으로 가져가기 위한 제어를 하였다. 본 시스템의 시뮬레이션 및 실험을 수행하였고 THD 및 역률을 확인하였다.

• 전력전자학회논문지
• /
• 제11권2호
• /
• pp.164-171
• /
• 2006

본 논문에서는 BLDC 전동기 구동용 인버터의 한 상에서 개방된 형태의 스위치 고장이 발생하여도 구동 시스템의 제어 성능을 유지하기 위한 고장 허용 시스템이 제안되었다. 고장의 확인 방법은 실제 전류와 기준 전류의 오차를 이용하는 방법과 인버터 하단에 전압센서를 추가하는 방법 등 두 가지 형태가 제안되었다. 시스템의 재구성 방법은 고장이 발생한 상을 양방향 스위치에 의해 직류-링크 중성점과 연결하여 4 스위치 구동의 형태로 구성하였다. 제안한 고장 허용 시스템은 짧은 고장 검출 시간과 시스템 토폴로지의 재구성에 의해 고장 발생 후 제어 성능을 빠르게 회복하여 연속적인 시스템 운영이 가능하다. 제안한 고장 허용 시스템의 우수한 성능은 시뮬레이션을 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.1-7
• /
• 2010

본 논문은 멀티레벨을 갖는 PoRAM 셀의 데이터를 센싱하는 기법에 관하여 제안하였다. PoRAM은 유기물질을 사용한 단위 셀의 상,하단 전극에 전압을 가했을 때 나타나는 저항 상태의 변화로 셀 데이터를 구분하는 메모리 소자이다. 특히 한 셀당 최대 4 레벨의 안정된 저항 값을 가지므로 멀티레벨 셀로 활용이 가능하다. 따라서 멀티레벨의 센싱을 위해 어드레스 디코딩 방법, 센스 앰플리파이어, 이를 위한 제어 신호 등을 새롭게 제안하였다. 센스 앰플리파이어는 셀에 흐르는 전류를 입력 값으로 받아 설정된 기준 전류($I_{REF}$)와 비교하는 전류 비교기를 기본으로 구성되며 전류를 증폭하기 위해 낮은 입력 임피던스를 갖도록 설계되었다. 제안된 기법에 의해 설계된 회로는 $0.13{\mu}m$ CMOS 공정 라이브러리를 사용하여 설계되었고, 이를 사용함으로써 단위 셀에 흐르는 서로 다른 4 가지 전류 값이 각각 데이터 "00", "01", "10", "11"으로 정확히 센싱 되는 것을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.839-841
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하고자한다. 드레인 전압이 소스 측 전위장벽에 영향을 미칠 정도로 단채널을 갖는 MOSFET에서 발생하는 중요한 이차효과인 드레인 유도 장벽 감소는 문턱전압의 이동 등 트랜지스터 특성에 심각한 영향을 미친다. 드레인 유도 장벽 감소현상을 분석하기 위하여 포아송방정식으로부터 급수형태의 전위분포를 유도하였으며 차단전류가 $10^{-7}A/m$일 경우 비대칭 이중게이트 MOSFET의 상단게이트 전압을 문턱전압으로 정의하였다. 비대칭 이중게이트 MOSFET는 단채널효과를 감소시키면서 채널길이 및 채널두께를 초소형화할 수 있는 장점이 있으므로 본 연구에서는 채널길이와 두께 비에 따라 드레인 유도 장벽 감소를 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 단채널에서 크게 나타났으며 하단게이트 전압, 상하단 게이트 산화막 두께 그리고 채널도핑 농도 등에 따라 큰 영향을 받고 있다는 것을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.334-335
• /
• 2019

본 논문은 전기철도용 전력보상장치로 사용되는 단상 3레벨 인버터를 제작하였으며, 단상 3레벨 인버터의 유 무효 전력제어기를 설계하였다. 단상 3레벨 인버터는 유 무효전력을 제어하기 위해 가상 동기좌표계 축 상에서 PI 제어기를 통해 전류제어를 수행한다. DC 링크 제어는 3레벨 인버터를 고려할 때 DC 링크 전압의 상단부와 하단부 전압의 평형상태를 유지하기 위해 제어하는 밸런싱 제어기를 포함한다. 10kVA 단상 3레벨 인버터 프로토타입을 설계하였으며, 안정한 유 무효전력제어 특성 실험 결과를 통해 단상 3레벨 인버터의 설계 및 제어 동작의 타당성을 검증하였다.

• 한국정보통신학회논문지
• /
• 제18권11호
• /
• pp.2709-2714
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.