• Proceedings of the KIEE Conference
• /
• 2006.07c
• /
• pp.1303-1304
• /
• 2006

본 연구에서는 ICP-CVD (inductively coupled plasma chemical vapor deposition)를 이용해 미세결정 실리콘 (nanocrystalline silicon thin film transistor, ns-Si TFT) 초기 성장 단계에 발생하는 비정질의 Incubation layer를 줄이기 위한 실험을 수행하였다. ICP-CVD를 사용하여 증착한 Si-rich $SiN_x$ Seed layer 상의 미세절정 실리콘의 성막조건을 알아보고 특성을 평가하였다. 미세결정 실리콘 박막은 Raman Spectroscopy를 이용해 분석하였다. 미세결정 실리콘의 초기 성장 단계에 발생하는 비정질 Incubation layer를 줄이기 위하여 Si-rich $SiN_x$를 Seed layer로 사용하는 것이 효과적임을 확인하였다. 또한 Si-rich $SiN_x$ 위에서의 미세결정 실리콘 표면 형태와 Seed 성장 기회의 관계를 알아보았다. 높은 전압의 수소 플라즈마 처리는 Seed 성장 기회를 늘이고, 박막의 결정화도를 높임을 확인하였다. 얇은 Incubation layer를 가지는 35nm 이하 두께의 미세결정 실리콘이 성공적으로 증착되었다. 본 연구 결과는 bottom 게이트 방식 박막 트랜지스터에 증착되는 미세결정 실리콘의 전기적 특성 향상에 유용할 것으로 판단된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1995.05a
• /
• pp.43-46
• /
• 1995

We fabricate a bottom gate a-Si:H TFT on N-Type <100> Si wafer. According to the variation of gate and drain voltage, the hysteresis characteristic curves were measured experimentally. Also, we showed that the model predict the hysteresis characteristic successfully. Drain current on the hysteresis characteristic currie showed an exponential variation. Hysteresis area of TFT increased with the drain voltage increase and decreases with the drain voltage decrease.

• Proceedings of the KIEE Conference
• /
• 1991.11a
• /
• pp.257-260
• /
• 1991

The current-voltage characteristics of inverted-ataggered type a-Si TFT has been successfully obtained by 2-D simulation using Finite Difference Method. Potential and charge distibutions in a-Si TFT's has been calculated by considering localized states in the forbidden gap. The results of numerical simulation have good agreement with the our experimental data.

• Proceedings of the IEEK Conference
• /
• 2000.11b
• /
• pp.33-36
• /
• 2000

Active-controlled field emitter arrays (ACFEAs) are developed by monolithically integrating molybdenum field emitter arrays with amorphous silicon thin film transistors (a-Si：H TFTs) on glass substrate. Transfer and output characteristics of the fabricated ACFEAs showed that the emission currents of FEAs can be accurately controlled by the gate bias voltages of TFTs. Also, the emission currents of the ACFEAs kept stable without any fluctuations during the 30 min-operation.

• The Transactions of the Korean Institute of Electrical Engineers
• /
• v.40 no.5
• /
• pp.531-539
• /
• 1991

We develop an analytical model of the static and the dynamic characteristics of amorphous silicon thin film transistors (a-Si TFTs) in order to incorporate into a widely used circuit simulator such as SPICE. The critical parameters considered in our analytical model of a-Si TFT are the power factor (XN) of saturation source-drain current and the effective channel length (L') at saturation region. The power factor, XN must not always obey so-called

• Proceedings of the KIEE Conference
• /
• 1997.07d
• /
• pp.1349-1351
• /
• 1997

TFT2DS was utilized to provide the usefulness as an analytic and design tool. In this paper, the general effects of channel length of an inverted staggered amorphous silicon thin film transistor on its characteristics were investigated. The results obtained from these experiments would be adopted to the optimized device designs and advanced simulations of their electrical properties.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.170-170
• /
• 2011

태양전지와 박막 트랜지스터를 위한 유망한 재료로서 수소화된 비정질 실리콘과 나노결정 실리콘 박막이 관심을 받아 왔다. 특히, 수소화된 나노결정 실리콘 박막은 비정질 대비 높은 방향성과 조밀한 구조 덕에 박막 태양전지나 TFT(Thin film transistor) 소자의 성능 향상에 기여할 수 있는 물질로 연구되고 있다. 이러한 박막들은 보통 $SiH_4$같은 Si을 포함한 가스에 다량의 $H_2$를 희석시켜 플라즈마 화학 증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)에 의해 성장된다. 이러한 CVD증착 방식을 이용하여 결정화된 박막을 얻기 위해서는 대개 높은 수소 희석비를 이용하는 것이 일반적이나, 이러한 공정 방식은 실리콘이 결합되어야 할 결합위치에 bonding energy가 더 높은 수소의 결합을 촉진하게 된다. 이러한 특성은 박막 태양전지에서 효율을 떨어뜨리는 주요 요소로 작용하고 있다.(1) 본 연구에서는 수소의 결합 확률을 낮춘 결정화된 박막을 성장시키기 위해 수소를 대신하여 헬륨을 희석가스로 사용하여 박막을 증착하고 그 특성을 분석해 보았다. 박막의 구조적 특성, 결정화도(Xc), 플라즈마 내 활성 라디칼(Active radical in plasma), Si-H결합 특성, 전도도(Conductivity)와 같은 박막 특성을 알아보기 위해 주사전자현미경(SEM, Scanning Electron Microscopy), 라만 분광기(Raman spectroscopy), 광 방출 분광기(OES, Optical Emission Spectrocopy), 적외선 분광기(FT-IR, Fourier Transform-Infrared Spectroscopy), Keithley measurement kit이 사용되었다. 수소를 대신하여 헬륨을 사용함으로써 동일 결정화도 대비 10%이상 낮은 microstructure factor 값을 얻을 수 있었으며 인가되는 RF 전력을 140W까지 증가시켰을 때 약 80%의 결정화도를 관찰할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.4.2-4.2
• /
• 2009

산화아연 (ZnO)으로 대표되는 산화물반도체는 최근 다양한 비정질 산화물반도체들이 개발되고 있고 높은 이동도와 저온공정 등의 장점으로, 실리콘 기반 박막소자 (비정질-Si, 또는 다결정-Si(LTPS) 트랜지스터)를 대체할 차세대 박막 트랜지스터 (Thin-Film Transistor)의 핵심소재로 관심을 모으고 있다. 또한, 산화물 반도체는 근본적으로 투명하므로, 투명 전극 및 투명 기판재료와 함께 투명 디스플레이도 구현시킬 수 있을 것이다. 그렇지만, 핵심 전자소재로서 향후 디스플레이 및 디바이스에 성공적으로 적용되기 위해서는 소자의 특성 뿐만아니라, 전기적 신뢰성(reliability)을 강화시킬 필요가 있다. 본 발표에서는 In-Ga-Zn-oxide (IGZO), Zn-Sn-oxide (ZTO), Zn-In-Sn-oxide (ZITO) 및 도핑원소를 첨가한 소재에 이르기까지 다양한 산화물 반도체 소재 기술과 소자의 신뢰성 향상을 위한 기술 등을 소개할 것이다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1263-1264
• /
• 2007

자계 유도 고상결정화(FESPC)를 이용하여 제작한 다결정실리콘(poly-Si) 박막 트랜지스터(TFT)는 비정질 실리콘 박막 트랜지스터(a-Si:H TFT)보다 뛰어난 전기적 특성과 우수한 안정성을 지닌다. $V_{DS}$ = -0.1 V에서 채널 폭과 길이가 각각 $5\;{\mu}m$, $7\;{\mu}m$인 P형 TFT의 이동도(${\mu}$)와 문턱 전압($V_{TH}$)은 각각 $31.98\;cm^2$/Vs, -6.14 V 이다. FESPC TFT는 일반 poly-Si TFT에 비해 채널 내 결정 경계 숫자가 많아서 상대적으로 열악한 특성을 가진다. 채널 길이 $5\;{\mu}m$인 TFT의 $V_{TH}$는 채널 길이 $18\;{\mu}m$ 소자의 $V_{TH}$보다 1.36V 작지만, 일반적으로 큰 값이다. 이 현상은 채널에 다수의 결정 경계가 존재하고, 수평 전계가 크기 때문이다. 수평 전계가 증가하면, 결정 경계의 전위 장벽 높이가 감소하게 되는데, 이는 DIGBL 효과이다. ${\mu}$의 증가에 따라서, 드레인 전류가 증가하고 $V_{TH}$은 감소한다. 활성화 에너지($E_a$)는 드레인 전압과 결정 경계의 수에 따라 변하는데, 드레인 전압이 크거나 결정 경계의 수가 감소하면 $E_a$는 감소한다. $E_a$가 감소하면 $V_{TH}$가 감소한다. 유리기판 위의 FESPC를 이용한 P형 poly-Si TFT의 $V_{TH}$는 채널의 길이와 $V_{DS}$에 영향을 받는다. 증가한 수평 전계가 결정 경계에서 에너지 장벽을 낮추는 효과를 일으키기 때문이다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1993.05a
• /
• pp.96-99
• /
• 1993

Electrical properties of the Thin Film Transistor(TFT) electrode metal films were investigated through the Test Elements Group(TEG) experiment. The main purpose of this investigation was to characterize the electrical resistance properties of patterned metal films with respect to the variations of film thickness and TEG metal line width. Aluminum(Al), Tantalum(Ta) and Chromium(Cr) that are currently used as TFT electrode films were selected as the probed metal films. To date, no work in the electrical characterizations of patterned electrodes of a-Si TFT was accomplished. Bulk resistance$(R_b)$, sheet resistance$(R_s)$, and resistivities($\rho$) of TEG patterned metal lines were obtained. Electrical continuity test of metal film lines was also performed in order to investigate the stability of metallization process. Almost uniform-linear variations of the electrical properties with respect to the metal line displacements was also observed.