• 전자공학회논문지
• /
• 제53권2호
• /
• pp.141-146
• /
• 2016

본 논문에서는 비동기식 통신 시스템에서 시간격 오차를 개선하기 위한 기법을 연구하였다. 최대 시간격 오차를 유지하기 위한 방법을 제안하기 위하여 다중 위상 전압 제어 발진기와 보간기, 위상 선택기, 업-다운 카운터, 비교기, 덧셈기를 이용하여 주파수 변조기를 설계하고 모의실험을 수행하였다. 비동기식 CAN 통신에 사용하는 클록을 변조하는 모의실험 결과, 최대 시간격 오차는 허용치 보다 낮게 유지할 수 있는 것을 확인할 수 있었다. 본 논문에서 제안한 주파수 변조 기법은 다중 위상 선택에 의한 주파수 변조 기법을 주축으로 하고 있으며, 높은 신뢰도가 요구되는 비동기식 통신 시스템의 구현에 효과적으로 적용 가능할 것으로 기대한다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.59-65
• /
• 2013

저전력 설계를 요구하는 디지털 시스템에서는 동적 전력(dynamic power)과 누설 전력(leakage power) 사이의 균형을 이루는 점에 근접하는 매우 낮은 전압에서 작동하는 디지털 설계 방식을 요구하지만, 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이 (PVT variation) 등에 크게 영향을 받아서 올바른 동작을 기대할 수 없다. 따라서 본 논문에서는 낮은 전압에서 여러 가지 변이들에 영향을 받지 않는 비동기회로 설계 방식 중에 타이밍 분석이 요구되지 않고, 설계가 간단한 NCL (Null Convention Logic) 방식을 사용한 저전력 산술논리 연산장치 (ALU) 회로를 매그나칩-SK하이닉스 0.18um 공정으로 설계하고, 기존의 파이프라인 방식의 ALU와 스피드와 전력에 관해서 비교하였다.

• 대한전자공학회논문지SD
• /
• 제37권9호
• /
• pp.47-54
• /
• 2000

713p 비동기 로직 회로 설계를 위한 라이브러리와 heterogeneous 시스템을 위한 인터페이스 회로를 0.25um CMOS 기술을 사용하여 설계하였다. 그리고 heterogeneous 시스템에는 1.6GHz로 동작을 하는 고속 비동기 FIFO 회로를 사용하였다. 또한 Tip-down ASIC 설계를 지원하기 위하여 비동기 기본 셀 레이아웃과 Verilog 모델들을 설계하였다. 본 논문에서는 클럭 skew에 관하여 병목현상을 줄일 수 있는 방법을 제사하였으며 클럭 제어 회로를 사용하여 동기식 회로에서 자주 발생하는 에러를 줄을 수 가 있다. 이와 같이 클럭 제어 회로와 FIFO (First-In First-Out)를 사용하여 다른 주파수로 동작하는 두개의 모듈간의 고속의 데이터 전송을 가능하게 하였으며, 32비트 인터페이스 칩의 코어 사이즈는 $1.1mm{\times}1.1mm$이다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.49-58
• /
• 2016

어플리케이션 특성에 따라 링크 대역폭 요구량이 다양하게 분포하는 이종 (heterogeneous) 아키텍처 기반 네트워크-온-칩 (Network-on-Chip, NoC) 설계에 있어 링크 지연 시간이 독립적으로 설정될 수 있는 비동기식 프로토콜을 적용할 경우 동기식 설계에 비해 성능 향상의 기회가 확대될 수 있다. 본 논문에서는 비동기식 NoC에서 각 링크의 대역폭 요구량과 도선 길이에 따른 지연 시간 모델을 제시하고 이를 최적화하는 simulated annealing (SA) 기법을 이용한 플로어플랜 기반 토폴로지 생성 알고리즘을 제안하였다. 생성된 토폴로지와 각 링크의 도선 길이를 기반으로 대응하는 도선 지연시간을 계산하고 로직 합성 단계를 거쳐 생성된 gate-level netlist와 표준지연시간 모델을 이용한 시뮬레이션을 통해 성능을 측정하였다. 링크 도선 길이를 고려하지 않은 일반적인 토폴로지 생성 알고리즘인 TopGen과 비교하여, 제안된 알고리즘이 다양한 어플리케이션 실험에서 평균 13.7% 지연 시간 단축 효과 및 처리량 측면 지표인 실행 시간에서 평균 11.8% 감소 효과가 있음을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제29권4A호
• /
• pp.429-438
• /
• 2004

본 논문에서는 WCDMA 시스템을 위한 판정궤환 동기식 동기추적 회로 (decision-feedback coherent code tracking loop)를 설계하고 AWGN 환경과 페이딩 환경에서 위상 에러와 심볼 에러의 영향을 고려하여 지터 분산을 해석한다. 먼저, AWGN 환경에서의 지터 분산을 위상 에러와 비트 오율을 포함하여 펄스성형 필터(pulse-shaping filter), 타이밍 오프셋 (timing offset), 신호 대 잡음비 (signal-to-interferences ratio), 루우프 대역폭(loop-bandwidth)에 대한 일반식으로 유도하고 페이딩 환경에서 지터 분산의 상한치 (upper bonnd)를 유도한다. 끝으로, WCDMA 순방향 링크의 DPCH 프레임 포맷 #13을 목표 시스템(target system)으로 설정하여 2차 동기식 등기추적 회로를 설계하고 AWGN 환경과 Rayleigh 페이딩 환경에서 지터 분산의 이론치와 시뮬레이션 결과를 비교, 분석한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.165-166
• /
• 2013

기존의 위상천이 풀 브리지 DC/DC 컨버터의 경우 변압기의 누설 인덕턴스와 정류 스위치의 기생 출력 캐패시턴스 사이의 공진으로 인하여 정류 스위치에 스파이크 전압이 발생하며, 이는 시스템의 전력 변환 효율을 감소시킨다. 최근에 보조 DC/DC 컨버터를 사용하여 클램핑 캐패시터에서 흡수된 에너지를 부하로 회기시키는 방법이 연구되고 있으나, 보조 DC/DC 컨버터를 설계하기 위한 정확한 분석은 제시되지 않았다. 따라서, 본 논문에서는 2차 측 정류기의 공진 전압을 저감할 수 있는 비동기식 능동형 스너버 회로의 설계방법을 제안한다. 또한, 초기 기동 시에 발생되는 큰 공진에너지를 히스테리시스 회로를 이용하여 저항을 통해 소모시킴으로써 보조 DC/DC 컨버터의 자성소자를 최소화할 수 있다. 본 논문에서는 제안된 방식의 타당성을 검증하기 위하여 이론적으로 분석하며, 450W급 시작품을 제작하여 제안방식의 타당성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.36-44
• /
• 2007

본 논문은 Delay-Insensitive(DI) 지연 모델을 갖는 비동기식 회로에 3치 전압 레벨을 사용한 하이브리드 터너리 데이터 전송 방식을 제안하고, 이를 이용하여 다양한 비동기 프로토콜과의 데이터 송신 및 수신을 위한 래퍼를 설계하였다. 제안된 하이브리드 터너리 데이터 전송 방식은 기존의 2 선식 전송 방식이나 1-of-4 전송 방식에 비해 데이터 전송선을 50% 줄일 수 있으며, 터너리 전송 방식과 비교하였을 때도 50%의 신호 천이 감소 결과를 보였다. 본 논문에서는 $0.18-{\mu}m$ CMOS 공정을 적용하여 래퍼를 설계하고 검증하였다. 하이브리드 터너리 전송 방식이 적용된 래퍼는 2 GHz 이상의 속도로 동작 하였으며 2 선식, 1-of-4, 그리고 터너리 전송 방식에 비해 각각 65%, 43%, 36%의 소비 전력이 줄어든 결과를 보였다. 제안된 전송 방식과 설계된 래퍼 회로는 비동기식 고속 및 저전력 인터페이스로 사용 가능하다.

• 대한전자공학회논문지
• /
• 제24권1호
• /
• pp.1-9
• /
• 1987

In this paper, the acquisition performance of a receiver that utilizes a non-coherent digital correlator is analyzed. In order to analyze the acquisition performance, the probability density function of a receiver output random variable has been derived approximately. Using this function, the acquisition performance of the coarse acquisition code receiver in a global positioning system is analyzed.

• 한국정보통신학회논문지
• /
• 제15권1호
• /
• pp.209-219
• /
• 2011

컴퓨터 기반의 원격교육 시스템의 대부분은 학생이 강의자에 의해 이미 강의된 내용을 서버로부터 다운로드하여 보는 형태의 비동기식(asynchronous) 원격 교육 시스템이다. 이러한 비동기적인 시스템의 경우, 시간에 구애 받지 않고 강의 내용을 볼 수 있다는 장점이 있는 반면, 학생과 강의자간의 실시간 상호작용 등을 지원하지 않음으로 인하여 학습 효과가 떨어질 수 있다. 본 논문에서는 학생과 강의자 간의 협업 세션(collaboration session) 모델을 기반으로 하여, 학생과 강의자간의 실시간 상호작용, 강의 중의 인지 정보, 그리고 학생으로부터의 피드백을 지원하는 협업 세션 중심의 동기식 원격 교육 시스템(collaboration session-centric synchronous distance learning system)을 제안하였다. 제안된 시스템의 기본 기능에는 음성 및 화상 회의(audio and video conferencing), 텍스트 기반 채트, 주석(annotation)이 가능한 공유 슬라이드가 포함된다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.321-334
• /
• 2003

GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.