• 한국전자파학회논문지
• /
• 제19권6호
• /
• pp.597-602
• /
• 2008

본 논문은 고출력 전자파에 따른 CMOS IC 소자의 피해 효과와 회복 시간을 알아보았다. 고출력 전자파 발생 장치는 마그네트론을 사용하였고, CMOS 인버터의 오동작/부동작 판별법은 유관 식별이 가능한 LED 회로로 구성하였다. 그리고 고출력 전자파에 의해 오동작된 CMOS 인버터의 전원 전류와 회복 시간을 관찰하였다. 그 결과, 전계 강도가 약 9.9 kV/m에서의 전원 전류는 정상 전류의 2.14배가 증가하였다. 이는 래치업에 의한 CMOS 인버터가 오작동된 것을 확인할 수 있었다. 또한, COMS 인버터의 파괴는 컴포넌트, 온칩와이어, 그리고 본딩 와이어에서 다른 형태로 관찰하였다 위 실험 결과로, 전자 장비의 고출력 전자파 장해에 대한 이해를 돕는데 기초 자료로 활용될 것으로 예측된다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.559-565
• /
• 2014

가장 많이 쓰이는 FR4 이층 기판을 사용하여 3 dB 커플러를 설계하고 제작하였다. 커플러 일부의 겹치는 면적을 키워서 커플링을 증가시키고 대역폭을 증가시키는 구조를 제안하였다. 설계를 위한 주요 파라미터 값들을 여러 조건에 따라 도시하였고, 시뮬레이션과 측정을 통해 검증하였다. 제작된 커플러의 크기는 $30{\times}14mm^2$이고, 중심 주파수 2.5 GHz 에서 0.6 dB의 삽입 손실과 $90.5^{\circ}$의 위상차를 측정으로부터 얻었다. 측정된 삽입 손실 $3.6{\pm}0.5dB$에 대한 주파수 범위는 1.72 GHz에서 3.08 GHz이다. 제안한 커플러는 기존의 랭 커플러와 유사한 성능을 보였고, 와이어 본딩 공정이 필요 없어 추가 비용이 들지 않고 도선의 폭과 간격이 넓어서 제작이 용이하다.

• 마이크로전자및패키징학회지
• /
• 제16권2호
• /
• pp.11-19
• /
• 2009

모아레 간섭계를 이용하여 와이어 본딩 플라스틱 볼 그리드 (WB-PBGA) 패키지의 열-기계적인 거동 특성을 연구하였다. 실시간 모아레 간섭계를 이용하여 각 온도단계 에서 변위분포를 나타내는 간섭무늬를 각각 얻고, 그로부터 굽힘변형 거동 및 솔더볼의 변형률에 대한 해석을 비교하여 수행하였다. 본 실험에서는 full grid와 perimeter with central connections 및 perimeter의 배열 형태를 갖는 세 가지 패키지를 사용하였으며, 이 배열 형태를 비교하여 굽힘변형 및 솔더볼의 평균변형률을 자세하게 해석하였다. 솔더볼의 유효변형률은 WB-PBGA-FG의 경우 칩 가장자리 바로 바깥쪽 솔더볼에서, WB-PBGA-P/C의 경우 가운데 연결 솔더볼의 가장 바깥 솔더볼에서, WB-PBGA-P의 경우는 칩과 가장 기까운 안쪽 솔더볼에서 최대값을 가지는 것으로 나타났다.

• 한국재료학회지
• /
• 제34권3호
• /
• pp.170-174
• /
• 2024

In this study, we report the microstructural evolution and shear strength of an Sn-Sb alloy, used for die attach process as a solder layer of backside metal (BSM). The Sb content in the binary system was less than 1 at%. A chip with the Sn-Sb BSM was attached to a Ag plated Cu lead frame. The microstructure evolution was investigated after die bonding at 330 ℃, die bonding and isothermal heat treatment at 330 ℃ for 5 min and wire bonding at 260 ℃, respectively. At the interface between the chip and lead frame, Ni₃Sn₄ and Ag₃Sn intermetallic compounds (IMCs) layers and pure Sn regions were confirmed after die bonding. When the isothermal heat treatment is conducted, pure Sn regions disappear at the interface because the Sn is consumed to form Ni₃Sn₄ and Ag₃Sn IMCs. After the wire bonding process, the interface is composed of Ni₃Sn₄, Ag₃Sn and (Ag,Cu)₃Sn IMCs. The Sn-Sb BSM had a high maximum shear strength of 78.2 MPa, which is higher than the required specification of 6.2 MPa. In addition, it showed good wetting flow.

• 마이크로전자및패키징학회지
• /
• 제23권4호
• /
• pp.87-92
• /
• 2016

전자소자의 방열모듈에서 두께 방향의 열방출 특성에 대한 중요성이 증가하고 있다. 금속과 금속의 본딩 및 유전체와 금속의 본딩 구조를 갖는 2가지 종류의 2층 층상재료를 제조한 후 두께 방향으로 열확산계수를 측정하였다. 금속(STS439)과 금속(Al6061)으로 이루어진 2층 층상재료에서는 섬광법(LFA)으로 열확산계수를 측정했을 때, 열흐름의 방향을 반대로 변화시켜도 열확산계수의 변화가 없었다. 그런데, 유전체(AlN-Polymer)와 금속(Al6061)의 2층 층상재료에서는 열흐름의 방향을 반대로 인가하였을 때 열확산계수는 17.5% 정도 다르게 나타났다. 유전체와 금속의 단면구조를 갖는 2층 층상재료에서, 금속에서 유전체 방향으로 측정한 열확산계수가 유전체에서 금속 방향으로 측정한 열확산계수에 비해 17.5% 작게 나타난 이유는, 금속내의 전자가 갖고 있던 에너지가 유전체 쪽으로 전달되기 위해서는 계면 주변에서 포논의 에너지 형태로 변환될 때 저항이 생기기 때문이다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.91-96
• /
• 2014

TSV기술은 실리콘 칩에 관통 홀(through silicon via)을 형성하고, 비아 내부에 전도성 금속으로 채워 수직으로 쌓아 올려 칩의 집적도를 향상시키는 3차원 패키징 기술로서, 와이어 본딩(wire bonding)방식으로 접속하는 기존의 방식에 비해 배선의 거리를 크게 단축시킬 수 있다. 이를 통해 빠른 처리 속도, 낮은 소비전력, 높은 소자밀도를 얻을 수 있다. 본 연구에서는 웨이퍼 레벨에서의 TSV 충전 경향을 조사하기 위하여, 실리콘의 칩 레벨에서부터 4" 웨이퍼까지 전해 도금법을 이용하여 Cu를 충전하였다. Cu 충전을 위한 도금액은 CuSO4 5H2O, H2SO4 와 소량의 첨가제로 구성하였다. 양극은 Pt를 사용하였으며, 음극은 $0.5{\times}0.5 cm^2{\sim}5{\times}5cm^2$ 실리콘 칩과 4" 실리콘 wafer를 사용하였다. 실험 결과, $0.5{\times}0.5cm^2$ 실리콘 칩을 이용하여 양극과 음극과의 거리에 따라 충전률을 비교하여 전극간 거리가 4 cm일 때 충전률이 가장 양호하였다. $5{\times}5cm^2$ 실리콘 칩의 경우, 전류 공급위치로부터 0~0.5 cm 거리에 위치한 TSV의 경우 100%의 Cu충전률을 보였고, 4.5~5 cm 거리에 위치한 TSV의 경우 충전률이 약 95%로 비아의 입구 부분이 완전히 충전되지 않는 경향을 보였다. 전극에서 멀리 떨어져있는 TSV에서 Cu 충전률이 감소하였으며, 안정된 충전을 위하여 전류를 인가하는 시간을 2 hrs에서 2.5 hrs로 증가시켜 4" 웨이퍼에서 양호한 TSV 충전을 할 수 있었다.

• 한국산학기술학회논문지
• /
• 제20권4호
• /
• pp.503-509
• /
• 2019

더욱 작고 얇고 빠르며, 많은 기능을 가진 모바일 기기에 대한 요구가 그 어느 때보다 높다. 이에 대한 기술적 대응의 하나로 여러 개의 칩을 적층하는 Stacked Chip Scale Package(SCSP)가 어셈블리 업계에서 사용되고 있다. 다수의 칩을 접착하는 유기접착제로는 필름형 접착제인 die attach film(DAF)가 사용된다. 칩과 유기기판의 접착의 경우, DAF가 기판의 단차를 채우기 위해서는 고온에서 높은 유동성이 요구된다. 또한 와이어 사이를 채우면서 고용량 메모리와 같이 동일한 크기의 칩을 접착하는 DAF의 경우에도, 본딩 온도에서 높은 유동성이 요구된다. 본 연구에서는 DAF의 주요 원재료 3성분에 대한 혼합물 설계 실험계획법을 통하여 고온에서 낮은 탄성계수를 갖도록 최적화하고, 이에 따른 점착 특성 및 경화 특성을 평가하였다. 3성분은 아크릴 고분자(SG-P3)와 연화점이 다른 두 개의 고상에폭시 수지(YD011과 YDCN500-1P)이다. 실험계획법 평가 결과에 따르면, 고온에서는 아크릴 고분자 SG-P3의 함량이 작을수록 탄성계수가 작은 값을 나타내었다. $100^{\circ}C$에서의 탄성계수는 SG-P3의 함량이 20% 감소한 경우, 1.0 MPa에서 0.2 MPa 수준으로 감소하였다. 반면, 상온에서의 탄성계수는 연화점이 높은 에폭시 YD011에 의해 크게 좌우되었다. 최적 처방은 UV 다이싱 테이프를 적용시 98.4% 수준의 비교적 양호한 다이픽업 성능을 나타냈다. 유리칩을 실리콘 기판에 부착하고 에폭시를 1단계 경화시킨 경우, 크랙이 발생하였으나, 아민 경화 촉진제의 함량 증가와 2단계 경화를 통하여 크랙의 발생을 최소화할 수 있었다. 이미다졸계 촉진제가 아민계 촉진제에 비해 효과가 우수하였다.

• 마이크로전자및패키징학회지
• /
• 제23권2호
• /
• pp.73-78
• /
• 2016

집적회로(Integrated Circuit) 소자의 트랜지스터(transistor) 밀도 증가는 소자에서 발생하는 열 방출(heat dissipation)의 급격한 상승을 초래하여 열 문제를 발생시키고, 이는 소자의 성능과 열적 신뢰성에 영향을 크게 미친다. 열문제의 해결방안 중 본 연구에서는 냉매를 이용한 액체 냉각방법을 연구하였으며, 실리콘 웨이퍼에 관통실리콘비아(through Si via)와 마이크로 채널(microchannel)을 딥 반응성 이온 애칭(deep reactive ion etching)로 구현한 후 유리기판과 어노딕본딩을 통하여 액체 냉각 구조를 제작하였다. 제작된 마이크로 채널 위에 Ag, Cu 또는 Cr/Au/Cu bump를 스크린프린팅(screen printing) 방법으로 형성하였고, 범프의 유무를 통해 액체 냉각 전후의 냉각 모듈의 실리콘 표면온도의 변화를 적외선현미경으로 분석하였다. Cr/Au/Cu bump가 탑재된 액체 냉각 모듈의 경우 가열온도 $200^{\circ}C$에서 냉각 전후의 실리콘 표면 온도 차이는 약 $45.2^{\circ}C$이고, 전력밀도 감소는 약 $2.8W/cm^2$ 이었다.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.203-211
• /
• 2013

태그 안테나를 설계할 때에는 태그 칩이 패드(pad)에 마운트(mount)된 상태에서 구한 칩 임피던스(chip impedance)와 읽기 전력감도(read power sensitivity) 값이 필요하다. 하지만 칩 임피던스 값은 태그 설계와 제조공정에 따라 그 값이 달라지기 때문에 칩 제조회사들이 이 자료를 제공하지 못하고, 단지 참고할 수 있는 근사값을 만을 제고하고 있다. 본 연구는 간단한 보조기구들과 RF 측정장비들을 가지고 마운트된 칩의 임피던스와 읽기 전력감도를 산출할 수 있는 방법을 제시한다. 본 연구는 마운틴된 칩의 단자에서 직접 측정하는 것이 불가능하기 때문에 보조 픽스쳐(fixture)들이 사용되었으며, 보조 픽스쳐에서 발생되는 전기력 특성들은 등가회로 모델과 디임베드(de-embed) 기법을 사용하여 제거함으로써 칩 임피던스와 읽기 전력감도 값을 산출하였다. 값을 알고 있는 커패시터와 저항 칩을 가지고 제안된 디임베드 방법의 타당성과 정확도를 검증하였으며, 상업용 태그 칩을 대상으로 한 심험에서도 제안된 방법의 타당성을 재확인 할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.110-110
• /
• 2015

표면에너지는 계면특성을 지배하는 핵심인자로 디스플레이의 터치 스크린 패널 공정, 이종소재의 접합, 금속의 클래딩 등 실제 산업에 있어서 매우 중요하다. 표면에너지는 코팅과 본딩 이론에 있어서 기본이 되는 물리량으로 표면에너지가 높을수록 코팅 또는 박막 증착시 코팅, 증착이 용이하며 이종소재의 접합도 쉽게 일어난다. 본 연구에서는 플라즈마 표면처리시 산소 분율의 변화에 따른 기판의 표면에너지와 코팅층과 기판의 부착력의 변화에 대해 연구하였다. 연구의 주요 기판으로 ITO, PET 기판을 사용하였고, 표면 에너지 변화를 확인하기 위해 기판을 상온 상압 플라즈마에 노출시켰다. 플라즈마는 아르곤(Ar)의 공급량을 20 LPM으로 고정하고 산소($O_2$)의 공급량을 0 sccm에서 40 sccm 까지 10 sccm 간격으로 변수를 주었다. 표면에너지 값은 기판 위에 형성된 액체의 접촉각을 통해 도출하였다. 표면에너지 측정 액체로 증류수(deionized water)와 디오도메탄(diiodo-methane)을 사용하였다. 표면에너지는 산소분압이 10 sccm에서 최대값인 76 mJ/m2으로 증가한 후 20 sccm까지 유지하다 다시 직선적으로 감소하였다. 기판에 증착된 크롬 박막의 부착력은 스크래치 테스트를 통해 측정하였다. 표면에너지의 증가와 비례하게 부착력은 증가하였고 표면에너지가 감소하는 범위에서는 부착력도 감소하였다. 기판과 코팅층의 부착력 증가 원인 중 하나인 계면 산화물 층의 생성 여부를 알아보기 위해 auger electron spectroscopy (AES) 분석을 진행하였다. AES 분석을 통해 플라즈마 표면처리시 기판과 코팅층의 계면 산화물층의 두께가 표면에너지의 변화와 비례하게 증가하였다가 감소하는 것을 확인하였다. 산소분압이 10 sccm 이었을 경우 산화물층의 두께가 가장 두꺼웠다. 또한 계면의 화학적 결합 상태를 알아보기 위해 X-ray photoelectron spectroscopy (XPS) 분석을 진행하였으며 산소 분율의 변화에 따라 크롬 산화물의 양이 증가하였다 감소하는것을 확인하였다. 이 연구를 통해 산소를 포함한 플라즈마 표면개질이 기판과 코팅층의 부착력 증가에 영향을 끼침을 확인 할 수 있었다. 또한 이를 응용하여 부착력 증가가 필요한 다양한 분야에서도 쉽게 적용시킬 수 있을 것이다.