• 한국통신학회논문지
• /
• 제26권7A호
• /
• pp.1227-1233
• /
• 2001

본 논문에서는 유전자 알고리즘을 기반으로 한 새로운 다중사용자 복조기를 제안하고, 최적(optimum) 다중사용자 복조기의 Hopfield 신경망 다중사용자 복조기를 비교 대상으로 하여 원근문제가 존재하는 환경에서 컴퓨터 시뮬레이션을 통해서 비트오율 성능을 비교하였다. 시뮬레이션 결과, 원근문제에 존재하는 채널환경에서는 본 논문에서 제안한 구조는 상당히 적은 계산량으로 최적의 다중사용자 복조기와 Hopfield 다중사용자 복조기와 근접한 성능을 기대할 수 있었고, 원근문제가 존재하지 않는 경우에서는 Hopfield 신경망구조보다 우월한 성능향상을 얻을 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1568_1569
• /
• 2009

RFID 수동 태그의 동작 원리를 이용하여 USN/WBAN 센서 노드 시스템에 적용 가능한 웨이크 업 회로를 설계하였다. 웨이크 업회로 구성은 크게 전압 체배기, 복조기, 상태기계로 구성되었다. 상태 기계에 동작 가능한 전압을 공급하기 위해 전압 체배기는 문턱 전압 제거 방식을 적용한 구조를 사용하였고, 복조기 회로로는 AM 복조기로 구조가 간단한 포락선 검파기 방식을 사용하였다. 전압 체배기에 높은 전압이 인가될 경우 회로가 파괴되는 것을 막기 위해 제한 회로를 구성하여 최대 전압을 2.1V로 제한하였다. 또한 복조기에서는 안정적인 데이터 복조를 위해 비교기의 기준전압을 입력신호의 평균값을 사용한 슈미트 트리거 비교기를 사용하여 안정적으로 데이터를 추출하였다. 삼성 0.18um CMOS 공정을 이용하여 설계하였고, 측정 결과 전압 체배기의 체배 전압은 2.07~1.76V까지 체배 되는 것을 확인하였고, 복조기의 데이터 복조 역시 약 4M의 거리까지 데이터를 복조함을 확인하였다.

• 한국통신학회논문지
• /
• 제29권2A호
• /
• pp.147-156
• /
• 2004

본 논문은 CDMA2000 1X 신호 환경에서 동작하는 스마트 안테나 기지국의 각 안테나 소자에서 수신된 독립적인 신호를 이용하여 다이버시티 이득을 얻는 액세스 채널 복조기를 구현하고 구현된 복조기의 성능을 분석한다. 제안된 액세스 채널 복조기는 4개의 핑거를 지원하는 탐색기와 왈쉬 복조기 그리고 복조 제어기로 구성되고, 이들은 Alters사의 백만 게이트급 FPGA인 APEX EP20K1000EBC652와 TI사의 TMS320C6203으로 구현되었다. 제안된 액세스채널 복조기는 스마트 안테나 기지국이 최적의 웨이트 벡터를 얻을 수 없는 액세스 상태에서 데이터 복조 성능을 증가시키는 것이다. 본 논문에서는 실증시험을 통해서 위상 다이버시티 기법이 적용된 액세스채널 복조기의 성능이 기존의 액세스채널 복조기보다 우수함을 액세스 프로브 검출 확률, 액세스 실패 확률, 왈쉬 복조기에서의 $E_{b/}$ $N_{o}$ 항목에서 확인하였다.다.

• 한국정보통신학회논문지
• /
• 제5권5호
• /
• pp.877-883
• /
• 2001

본 논문에서는 유전자 알고리즘을 기반으로 한 새로운 다중사용자 복조기를 제안하고, 최적 (optimum) 다중사용자 복조기와 Hopfield신경망 다중사용자 복조기를 비교 대상으로 하여 원근문제가 존재하는 환경에서 컴퓨터 시뮬레이션을 통해서 비트오율 성능을 비교하였다. 시뮬레이션 결과, 원근문제에 존재하는 채널환경에서는 본 논문에서 제안한 구조는 상당히 적은 계산량으로 최적의 다중사용자 복조기와 Hopfield 다중사용자 복조기와 근접한 성능을 기대할 수 있었고, 원근문제가 존재하지 않는 경우에서는 Hopfield 신경망 구조 보다 우월한 성능향상을 얻을 수 있었다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.591-601
• /
• 1993

본 논문에서는 기존 차동 복조기의 k개의 연속적인 출력과 k비트 지연된 차동 복조기 출력간의 관계를 MSK 및 GMSK 시스팀에 대하여 고찰하였다. MSK 및 GMSK 의 신호에 대한 k비트 지연 회로를 사용한, k차 복조기의 출력은 기존 차동 복조기의 k개의 연속적인 출력의 곱이다. 이를 수학적인 과정을 통하여 증명하였으며 이러한 관계를 이용하여 Makrakis가 제시한 2비트 지연기를 사용하여 성능을 개선시킬 수 있는 수신기구조를 임의의 비트 지연기를 사용할 수 있는 수신기 구조를 일반화시켰다. 제안된 방식의 오율 성능을 컴퓨터 시뮬레이션을 행하였으며 성능 개선이 됨을 알 수 있었다.

• 한국산업정보학회논문지
• /
• 제8권1호
• /
• pp.83-91
• /
• 2003

본 논문에서는 QPSK 방식을 채용하는 고속 무선 전송 시스템에 적용될 수 있는 all-digital QPSK 복조기에 대해서, 복조기에 소요되는 알고리즘들을 고찰하고 이를 구현하기 위한 H/W구조에 대해서 언급한다. All-digital QPSK 복조기를 구현하기 위해서, 비트 동기를 포착하는 심볼 동기부와 반송파 동기를 포착하는 반송파 동기부가 구현되어야 하는데, 심볼 동기부로는 Gardner 알고리즘을, 반송파 동기부로는 빠른 반송파 포착을 위한 Decision-Directed 동기화 알고리즘을 적용하여 설계, 구현하였다. 설계한 QPSK 복조기를 Altera사의 Design Compiler를 이용하여 CPLD-EPF10K100GC 503-4 칩에 합성해 본 결과 약 2.6 Mbps의 전송속도까지 복조가능하였다. Speed grade 1인 CPLD칩에서 구현하면 5배 정도 고속화가 가능하고, 설계된 all-digital QPSK 복조기를 ASIC으로 구현할 경우 CPLD 속도의 5∼6배 이상 고속화가 가능하므로 약 50 Mbps급 all-digital QPSK 복조가 가능하다.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.995-1006
• /
• 2003

무선 통신 시스템은 전자파 신호의 전파 특성과 주위 환경/장애물에 의해 다중 경로 페이딩을 겪게 되어 수신 신호의 급격한 전력 감쇄가 생길 수 있음은 잘 알려져 있는 사실이다. 한편으로 송신기에서 생성된 하나의 동일한 송신 신호가 여러 경로를 통해서 해당 수신기에 도달하므로 이점을 적극적으로 활용하면 데이터 수신 성능을 향상 시킬 수 있는데 이것의 한가지 방법이 레이크 신호처리 기법이다. 본 연구는 PN (pseudo noise) 수열을 사용하여 주파수대역 확산을 구현하는 무선통신 수신기에서 레이크 신호처리 기법에 대해서 연구하였다. 기존의 고정 PN 레이크 복조기는 다중 경로 페이딩 채널의 임펄스 응답 계수의 공액 복소수 값을 계수로 하는 유한 길이 디지털 필터에 의해 수신 신호론 처리한 후, PN 복조 과정을 거쳐 데이터 신호를 재생하게 된다. 본 연구에서는 기존의 PN 복조 과정을 대체하는 최적 복조기의 개념 및 적응 설계 기법을 제안하였다. 제안된 최적 레이크 복조기에 대해 이론적인 성능 분석을 수행하였으며, 컴퓨터 모의 실험을 통해 유도된 결과들의 타당성을 검증하였다. 결과로 새로운 최적 레이크 신호처리기법을 통해 기존의 고정 PN 레이크 복조기에 비해 심볼평균제곱오차가 10dB 이상의 월등한 성능 향상이 가능함을 보였다. 또한 다중 경로 신호의 결합과 PN 복조를 동시에 한 복조 심볼 구간 안에서 수행하는 통합 복조기에 비해서도 약 10 dB 정도의 성능 향상이 있었다. 그리고 최적 레이크 복조기의 심볼평균제곱오차가 이론적인 한계치인 백색잡음 채널에서 QPSK 복조기의 심볼평균제곱오차에 매우 근접함을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.226-230
• /
• 2000

본 논문에서는 CPLD 칩을 이용하여 QPSK 복조기를 구현하고, 그 결과를 검토하였다. 복조기는 비트 동기를 포착하는 STR(Symbol Timing Recovery) loop와 반송파 동기를 포착하는 CPR(Carrier Phase Recovery) loop로 구성된다 STR loop는 DD-Gardner 방식을, CPR loop는 빠른 반송파 포착을 위하여 Decision-Directed 동기화 방식을 이용하여 구현한 결과를 제시하였다. Altera사의 Design Compiler를 이용하여 FLEX10K 칩에 합성한 QPSK 복조기의 속도는 약 2 (Mbps)의 전송속도를 가지며, ASIC으로 구현시에는 CPLD 속도의 5-6배 이상의 고속화가 가능하다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.7-13
• /
• 2011

60GHz 대역 wireless personal area network(WPAN)을 위한 QPSK 복조기를 보인다. Mixed-mode QPSK 복조방식을 이용하여 전력소모와 면적을 줄였다. 설계된 회로는 60nm CMOS Logic 공정을 통해 제작되었으며, 4.8GHz 캐리어에서 최대 4.8Gb/s의 QPSK신호를 복조할 수 있다. 이 주파수에서, 복조기는 1.2V전원에서 54 mW를 소모하며, $150{\times}150{\mu}m^2$의 면적을 차지한다. 제작된 칩을 이용하여, 60GHz 링크에서 1.7GSymbol/s QPSK신호의 송선 및 복조 실험결과를 보인다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.287-292
• /
• 2012

본 논문에서는 액체의 전기 전도도를 저잡음으로 검출하기 위하여 동기복조를 이용하는 전도도 검출기를 설계한다. 이를 위하여 검출기는 반송파 발생기, 전도도 검출 셀, 전류-전압 변환기 및 동기 복조기로 구성하며, 복조기의 대역폭을 조정하여 검출기의 신호 대 잡음비(SNR)를 개선함으로써, 액체의 극미한 전도도도 용이하게 측정할 수 있도록 한다. 이의 응용 예로써, 반도체 공정의 공기감시용 전도도 검출기를 동기복조를 이용하여 설계하며, 실험을 통하여 설계의 타당성을 확인한다. 실험 결과, 검출기는 설계 성능에 부합하는 특성을 나타내므로, 동기복조를 이용한 전도도 검출기는 액체의 극미한 전도도 측정에 유용하게 사용될 수 있음을 입증하였다.