• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1995년도 제8회 학술발표회 논문개요집
• /
• pp.057-58
• /
• 1995

극소전자 디바이스의 고집적화에 의해 박막배선의 선폭은 0.5$mu extrm{m}$ 이하로 축소되고 있고 상대적으로 높은 전류밀도가 흐르게 된다. 높은 전류밀도하에서는 현재 일반적으로 사용되고 있는 Al을 기본으로 하는 박막배선에서의 electromigration에 의한 결함 발생 그리고 비교적 낮은 전기전도도가 심각한 문제점으로 제기된다. 본 연구에서는 Al과 고전기전도도 물질인 Ag, Cu, 그리고 Au 박막배선에 대해 electromigration에 대한 저항성, 즉 activation energy를 측정 비교함으로써 차세대 극소전자 디바이스를 위한 박막배선재료로서의 가능성을 알아보고자 한다. Electromigration test 및 activation energy를 구하기 위해 순수 Ag, Cu, Al, Au 박막배선을 0.05$\mu\textrm{m}$ 두께, 100$\mu\textrm{m}$ 선폭, 그리고 5000$\mu\textrm{m}$ 길이로 SiO2 열산화막 처리된 pp-Si(100) 기판 위에 진공 증착시켰다. 가속화 실험을 위해 인가된 d.c. 전류밀도는 2$\times$106A/$ extrm{cm}^2$ 이었고, Al과 Au에서는 6$\times$106A/$\textrm{cm}^2$이었다. 실온에서 24$0^{\circ}C$까지의 온도범위에서 d.c.인가후의 저항변화를 측정하여 Median-Time-to-Failure(MTF)를 구한 후 Black 방정식을 이용하여 activation energy를 측정하였다. Activation energy는 Cu가 1.34eV로서 가장 높게 나타났고 Au가 1.01eV, Al이 0.66eV, Ag가 0.29eV의 순으로 측정되었다. 따라서 Cu와 Au 박막배선의 경우 Al보다 electromigration에 대한 저항력이 강한 고활성화에너지 특성을 갖는 고전기전도도 재료로서 차세대 극소전자 디바이스를 위한 대체 박막배선재료로서의 가능성을 보인다.

• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.73-82
• /
• 2003

본 논문에서는 매크로 또는 IP 블록 같은 장애물로 인하여 버퍼삽입과 배선에 제한이 있는 환경에서 연결 지연시간을 최소화하기 위한 배선 및 버퍼삽입위치를 동시에 구하는 방법을 제안한다. 제안한 방법에서는 새로운 격자그래프를 도입하여 배선 또는 버퍼삽입이 불가능한 영역을 효과적으로 표현하고 이 격자그래프 상에서 동적 프로그래밍을 사용하여 배선 트리의 구성과 동시에 버퍼의 삽입여부 및 위치를 구한다. 제안한 방법은 기존 방법에 비하여 유사한 배선길이 및 작은 수의 버퍼를 삽입하면서도 평균 19% 정도의 여유 지연시간이 향상되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2362-2364
• /
• 2001

스위치입력, AC, Relay, TR출력 등을 필요로 하는 반도체 장비 등의 산업용기계에는 PLC나 PC IO card를 많이 이용하고 있으나 이런 장치들은 각기 단점을 가지고 있다. 본 논문에서는 이런 장치들의 단점을 극복하면서, 장치의 주제어기로 많이 활용되며, PC에 통합되어 사용될 수 있으며 배선의 길이를 크게 줄일 수 있는 USB 포트를 이용한 산업용 IO제어기의 개발내역과 실험결과를 제시한다. 본 논문에서 개발한 제어기는 사용이 편리하면서, 가격 경쟁력이 있고 배선 절감효과가 크다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.363-365
• /
• 2003

본 문서는 백프레인(backplane)에서 프로세서 버스(bus)의 데이터 전송 및 수신 특성을 알아보기 위해 HSPICE를 사용하여 시뮬레이션 하였다. 백프레인은 FR-4를 사용하였으며 버스 배선 길이와 스터브(stub) 길이에 대해 데이터 전송속도 특성을 시뮬레이션 하였다. 그리고, 구현 가능한 데이터 전송 및 수신 한계 속도에 대해 검토하였다. 시험결과는 백프레인에서 버스 한계속도에 영향을 주는 것이 버스에 연결된 스터브 길이와 수가 중요한 역할을 함을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.89-101
• /
• 2006

다중 배선의 주파수 변화에 따른 전송전 파라미터를 계산하고 이를 이용하여 다증 배선의 주파수 종속 신호 천이 특성을 조사한다. 제시한 방법으로 다중 배선 입력신호의 스위칭 패턴, 상승 / 하강시간 (tr, tf) 및 길이에 따른 신호의 흔들림 (오버슛, 언더슛)과 크로스톡에 고주파 효과를 반영하여 시그널 인테그러티를 정확하게 결정할 수 있다. 고속 디지털 회에서 주파수 종속 특성을 고려하지 않으면 최악의 신호 동작 환경에서 글로벌 배선의 경우 26%와 260%, 패키지 배선은 11%와 70% 정도의 신호 천이와 크로스톡 노이즈 오차를 갖을 수 있다는 것을 보인다.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.74-83
• /
• 2002

대규모 VLSI 시스템을 설계하는 경우 스캔 플립플롭(이하 셀)을 채택한 스캔 테스트 방법을 사용하여 IC 칩의 테스트를 용이하게 한다. 이러한 경우 스캔체인에서의 스캔 셀들의 연결 순서는 물리적 설계과정인 셀들의 배치가 완료된 후 결정하여도 무방하다. 본 논문에서는 이러한 사실을 이용하여 스캔 셀간의 연결선의 길이가 작도록 이들의 순서를 조정하는 방법을 제안한다. 특히 본 논문에서 제안하는 방법은 스캔 셀들이 클럭 도메인별로 그룹화되어 있을 경우 이들의 순서를 결정하기 위하여 새롭게 제시되는 방법으로 기존의 재구성 방법에 비하여 약 13.6%의 배선길이를 절약할 수 있다. 또한, 스캔 셀 순서에 대한 여러 다양한 제약에 대하여 효율적으로 셀들의 순서를 재구성할 수 있다.

• 대한전자공학회논문지SD
• /
• 제37권2호
• /
• pp.65-77
• /
• 2000

본 논문에서는 IC(Integrated Circuits) 칩들간의 배선 위상(topology)이 정해진 재구성 가능한(reconfigurable) FPGA(Field Programmable Gate Array) 기반 보드로의 회로 분할 문제로써 새로운 quadratic boolean programming 수식(formulation)을 제안한다. 본 수식의 목적은 회로 분할 시 사용하는 핀수와 네트들의 배선 길이의 합을 최소화하는 것이며 기존의 분할 방법에서 고려하는 제약조건 외에 서로 인접하지 않은 IC 칩들을 연결하기 위하여 다른 IC 칩을 통과(pass through)하는 네트들에 의해 사용되는 핀수도 고려한다. 또한 본 논문에서는 제안한 분할 문제를 효율적으로 해결하기 위하여 모듈 할당 방법으로 구성되어 있는 휴리스틱(heuristic) 분할 방법을 제안한다. 입력된 회로에 대하여 다른 분할 방법과 비교하여 실험한 결과 분할 문제의 주어진 제한들을 모두 만족하였다. 대부분의 배선된 회로에 대하여 핀 사용률이 적게 나타났으며 네트들의 사용한 배선 길이의 합은 최대 34.7% 적게 나타났다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.289-296
• /
• 2019

최근 스마트폰 카메라 기술의 발달로 고화질의 동영상을 촬영할 수 있다. 이러한 기술을 다양한 방법으로 활용하기 위해 디스플레이 등의 외부 장치로 신호 전송이 가능하여야 한다. 영상신호의 전송 성능은 전송선로의 손실과 배선의 길이에 따라 결정된다. 논문에서는 스마트폰 디자인에 따라 변경되는 배선 길이와 인쇄회로기판 도체 배선 소재 표면 거칠기 진폭에 따른 HDMI 전송선로 설계 기준을 제안하였다. 또한 실제 스마트폰 설계에 제안된 설계 기준을 적용하여 검증하였다. 본 논문을 통해 제안된 설계 기준은 모바일 어플리케이션외 고속신호 전송선로가 포함되는 다양한 응용분야에 확대 적용될 수 있을 것으로 판단된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.106-106
• /
• 2003

반도체 소자의 고집적화에 따라 채널길이와 배선선 폭은 점차 줄어들고, 이에 따라 단채널효과, 소스/드레인에서의 기생저항 증가 및 게이트에서의 RC 시간지연 증가 등의 문제가 야기되었다. 이를 해결하기 위하여 자기정렬 실리사이드화(SADS) 공정을 통해 TiSi2, CoSi2 같은 금속 실리사이드를 접촉 및 게이트 전극으로 사용하려는 노력이 진행되고 있다. 그런데 TiSi2는 면저항의 선폭의존성 때문에, 그리고 CoSi2는 실리사이드 형성시 과도한 Si소모로 인해 차세대 MOSFET소자에 적용하기에는 한계가 있다. 반면, NiSi는 이러한 문제점을 나타내지 않고 저온 공정이 가능한 재료이다. 그러나, NiSi는 실리사이드 형성시 NiSi/Si 계면의 산화와 거침성(roughness) 때문에 높은 누설 전류와 면저항값, 그리고 열적 불안정성을 나타낸다. 한편, 초고집적 소자의 배선재료로는 비저항이 낮고 electro- 및 stress-migration에 대한 저항성이 높은 Cu가 사용될 전망이다. 그러나, Cu는 Si, SiO2, 실리사이드로 확산·반응하여 소자의 열적, 전기적, 기계적 특성을 저하시킨다. 따라서 Cu를 배선재료로 사용하기 위해서는 확산방지막이 필요하며, 확산방지재료로는 Ti, TiN, Ta, TaN 등이 많이 연구되고 있다.

• 조명전기설비학회논문지
• /
• 제20권2호
• /
• pp.60-67
• /
• 2006

이 논문은 서지보호기의 설치조건에 따른 보호효과에 대하여 기술하였으며, 뇌서지로부터 정보통신설비를 효과적으로 보호하는 설치기법을 제안하기 위해 서지보호기의 보호효과에 미치는 설치위치, 분기회로의 길이, 배선방법, 전선관 재료의 영향에 대해서 실규모 조건에서의 실험을 수행하였다. 그 결과, 보호하고자 하는 각각의 전자기기의 입력단에 서지보호기를 설치하는 것이 효과적이며, 선간에 서지보호기를 설치할 때는 접속선의 길이가 최소가 되도록 하는 배선방법이 효과적이다.