• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제59차 동계학술대회논문집 27권1호
• /
• pp.295-296
• /
• 2019

본 논문은 항공기내의 주요 항공전기 전자 부분품을 연결하여 주는 배선조립체의 연속성을 시험할 수 있는 점검기의 개발에 관한 것이다. 기존의 항공기 내의 배선조립체의 연속성 시험은 디지털 멀티미터의 저항점검 기능을 통해 이루어지고 있었으나, 측정된 저항값이 정상인지 비정상인지의 판단은 정비사의 경험에 의한 판단에 의존할 수밖에 없는 문제가 있다. 제안한 점검기는 정비사가 예상되는 배선의 AWG 규격 및 길이를 입력하면 배선조립체의 AWG 규격별, 길이별 SPEC'의 저항값을 계산하여 측정된 저항값이 정상인지 비정상인지 확인할 수있는 메시지를 시현하게 하여 정비사의 정비 부담을 줄여줄 수 있다. 또한 본 시스템은 오픈소스를 이용하여 저비용으로 제작가능하게 하여 많은 정비사들이 사용할 수 있도록 하는 장점이 있다.

• 대한전자공학회논문지
• /
• 제26권4호
• /
• pp.88-97
• /
• 1989

본 논문에서 제안하는 switch-box 배선기는 greedy poly-jog 배선기와 via 최소화기로 나누어진다. Greedy poly-jog 배선기는 Luk의 greedy swich-box 배선 알고리듬을 기본으로 하며, 수평track에 metal을 수직track에 poly-silicon을 배선하는 제한을 완화하여 필요한 경우에는 수평 track에 poly-silicon을 배선함으로써 배선영역의 수평track을 증가시키지 않고 배선할 수 있다. Via 최소화기는 배선된 wire의 각 corner를 펴거나 wire 선분을 평행이동하거나 metal을 poly-silicon 및 poly-silicon을 metal로 바꿈으로써 via와 배선길이를 줄이는 과정을 수행한다. 본 배선기는 column 방향으로 배선영역을 scan함으로써 배선을 완료하며, 시간복잡도는 O(M(N+ Nnet)) 이다. 여기서, M, N, Nnet은 각각 배선 column의 수, 배선 row의 수, net의 수이다.

• 한국진공학회지
• /
• 제10권1호
• /
• pp.27-30
• /
• 2001

절연보호막 처리된 Al-1%Si 박막배선에서 DC와 PDC 조건하에서의 Electromigration 현상에 관하여 조사하였다. $SiO_2$와 PSG/$SiO_2$ 절연보호막 층을 갖는 박막배선은 표준 사진식각 공정으로 제작되었고, 테스트라인 길이는 100, 400, 800, 1200, 1600 $\mu\textrm{m}$이다. Al-l%Si 박막배선에 고정된 전류밀도 $1.19\times10^7\textrm{A/cm}^2$의 DC와 duty factor가 0.5인 1Hz의 주파수에 고정된 전류밀도 $1.19\times10^7\textrm{A/cm}^2$의 PDC를 인가하였다. Electromigration 테스트에서 PSG/$SiO_2$ 절연보호막 시편의 Electromigration 저항성이 $SiO_2$ 절연보호막 시편보다 우수함을 알 수 있었다. PDC 에서 박막 배선의 수명이 DC 보다 2-4배 정도 길게 나타났으며, 박막 배선의 길이가 증가 할 수록 수명이 감소하다가 임계길이 이상에서 포화되는 경향을 보인다. Electromigration에 의한 결함 형태로는 전기적 개방을 야기시키는 보이드와 전기적 단락을 야기시키는 힐록이 지배적이다.

• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.62-72
• /
• 2003

본 논문은 배선간의 간격 조정을 통하여 혼신을 최소화하는 방법을 다룬다. 제시된 방법은 선형 프로그래밍을 이용하며, 정확한 혼신 계산을 위해 수평 배선 조각과 수직 배선 조각에서의 혼신을 모두 고려한다. 본 논문에서는 최장 길이 경로 문제를 이용하여 수직 배선 조각간의 결합 길이를 예측하는 방법을 제안한다. 이를 이용하면 실수 변수만으로 선형 프로그래밍 문제를 생성할 수 있으므로 문제 해결 시간이 매우 빠르다. 제시된 방법은 기존의 연구 결과인 wire perturbation 방법에 비해 실행 시간과 혼신 최소화 율에서 보다 나은 성능을 보였다. 혼신 최소화 율의 경우, 제안된 방법은 wire perturbation 방법에 비해 최고 혼신의 경우 평균 11.2% 향상된 결과를 보였고, 전체 혼신의 경우 3% 향상된 결과를 얻었다. 또한 제시된 방법의 수행 시간은 회로 Deutsch의 경우 11초 이내에 해결하는 빠른 속도를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.355-358
• /
• 2003

본 문서는 백프레인(backplane)에서 프로세서 HSTL(High-speed Transceiver Logic)의 데이터 전송 및 수신 특성을 알아보기 위해 HSPICE를 사용하여 시뮬레이션을 하였으며 Xilinx Virtex II XC2V FF896 FPGA를 이용하여 직접 제작 신호 전달특성을 분석하였다. PCB(Printed Circuit Board)는 FR-4를 사용하였으며 point to point 배선 길이에 대해 데이터 전송속도 특성을 시험하였고 구현 가능한 데이터 전송 및 수신 한계 속도에 대해 검토하였다. 시험결과 point to point 접속 신호 전송 및 수신 한계속도에 영향을 주는 것이 배선 길이와 주변 전기적 잡음이 중요한 역할을 함을 알 수 있었다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.64-74
• /
• 1999

본 논문에서는 연결 에지 추가 기법을 이용하여 주어진 클락 스큐를 만족시키면서 동시에 총 배선 길이를 증가시키지 않는 새로운 클락 배선 최적화 알고리즘을 제안한다. 고속의 동기식 집적 회로에서는 클락 스큐가 회로의 속도를 제한하는 주된 요소로 작용하므로 성능의 향상을 위해서는 클락 스큐를 최소화해야 한다. 일반적으로 클락 스큐를 최소화하면 총 배선 길이가 증가하므로 오동작하지 않는 클락 스큐 범위 내에서 클락 배선을 수행한다. 이를 이용하여 본 논문에서는 제로 스큐 트리에 연결 점 이동 방법을 적용하여 총 배선길이와 지연 시간을 감소시킨다. 제안하는 알고리즘은 클락 트리의 두 노드 사이에 연결 에지를 추가하여 일반적인 그래프 형태의 클락 토폴로지를 구성하여 주어진 클락 스큐 범위를 만족시키고 동시에 총 배선장의 증가를 억제한다. 연결 에지를 구성하는 두 노드를 선택하기 위한 새로운 비용 함수를 고안하였다. 클락 트리 상에서 지연 시간의 차이가 크면서 거리가 가까운 두 노드를 연결함으로서 싱크 사이의 지연 시간의 차를 감소시켜서 클락 스큐를 감소시킨다. 또한 클락 신호선의 지연 시간 최소화를 위하여 배선 토폴로지 설계 및 배선 폭 조절 알고리즘을 개발하였다. 본 논문에서 제안하는 알고리듬을 C 프로그램 언어로 구현하여 실험한 결과 주어진 스큐 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다

• 한국진공학회지
• /
• 제4권2호
• /
• pp.217-223
• /
• 1995

절연보호막에 따른 AI-1%Si 박막배선의 평균수명(MTF, Mean-Time-to-Failure) 및 electromigration에 대한 저항성, 즉 활성화에너지(Q)변화 등을 측정 비교하였다. 박막배선은 $5000\AA$두께로 열산화막 처리된 p-Si(100)기판위에 $7000\AA$의 AI-1%Si을 증착한 후 photolithography 공정으로 형성시켰다. Electromigration test를 위한 박막배선은 $3\mu$m의 폭과 $400\mu$m, $1600\mu$m의 두 가지 길이를 가지며 절연보호막 효과를 알아보기 위해 그 위에 $3000\AA$의 두께로 SiO2, PSG, Si3N4등 절연보호막을 APCVD 및 PECVD를 이용하여 각각 증착시켰다. 가속화 실험을 위해 인가된 전류밀도는 4.5X106A/cm2이었고 180, 210, $240^{\circ}C$온도에서 d.c. 인가 후의 저항변화를 측정하여 평균수명을 구한 후 Black 방정식을 이용하여 활성화에너지를 측정하였다. AI-1%Si 박막배선에서 electromigration에 대한 활성화에너지값은 $400\mu$m길이의 경우 0.44eV(nonpassivated), 0.45eV(Si3N4 passivated), 0.50 eV(PSG passivated), 그리고 0.66 eV(SiO2 passivated)로 각각 측정되었다. $1600\mu$m 길이의 AI-1%Si 박막배선 실험에서도 같은 절연보호막 효과가 관찰되었다. 따라서 SiO2, PSG, Si3N4등 절연보호막은 AI-1%Si 박막배선에서의 electromigration에 대한 저항력을 높여 결함방지효과를 보이며 수명을 향상시킨다. SiO2의 절연보호막의 경우가 AI-1%Si 박막배선의 electromigration에 대한 가장 강한 저항력을 보이며 평균수명도 높게 나타났다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권12호
• /
• pp.656-664
• /
• 2007

Field-Programmable Gate Arrays는 사용자가 프로그램이 가능한 혁신적인 대규모 집적 회로이며 값싸고 빠르게 주문자가 원하는 VLSI 구현할 수 있는 장점을 가지고 있다. 그러나 특정 목적의 프로그램의 속도가 증가했을 때 FPGA가 연산하는 동안의 전력 소모와 연결선의 지연이 FPGA를 프로그램 하는데 중요한 문제점이 된다. 특히 기존 구조에서 사용되는 내부연결선이 전체 FPGA의 전력 중 65%를 소모한다. 이로 인하여 내부연결선이 전력 소모에 큰 영향을 주기 때문에 배선 시 연결선의 길이와 블록 간의 연결선을 줄임으로써 전력 소모를 줄일 수 있다. 배선 시 내부연결선을 줄이기 위한 방안으로 3차원 FPGA가 제안되었다. 하지만 구조의 복잡해짐으로써 오히려 스위치에서 물리적인 연결선들은 더욱 증가하고 스위치의 면적이 증가하는 문제점을 가지게 되었다. 본 논문에서는 복잡성을 낮추어서 물리적인 내부 연결선의 길이를 줄이고, 배선시의 연결선의 길이를 3차원 FPGA만큼 줄일 수 있는 FPGA구조를 제안한다. 그리고 ISE 의 FPGA Editor와 배선 시 길이를 예측하는 프로그램을 사용하여 Xilinx사의 Virtex II FPGA와 3D FPGA의 연결선 구성을 비교한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권1_2호
• /
• pp.92-104
• /
• 2006

본 논문에서 제안하는 기법은 기존의 첨단 배치기인 Kraftwerk (& KraftwerkNC)와 Mongrel을 개선 확장한 것으로써, 광역배치에서 셀 중첩을 효과적으로 해결하는 Mongrel의 ripple move 기법과 force directed 광역배치기인 KraftwerkNC의 강력한 성능을 결합한 것이다. 제안한 기법에서는 Mongrel의 ripple move를 최적화하기 위해 Kraftwerk에서 사용한 힘 분산(force spreading)기법을 이용한다. 셀 밀집을 개선시키고, 배선길이를 최적화하는 과정에서 타이밍을 위해 넷 제약조건들이 고려된다. 제안된 기법을 통해 얻은 실험 결과는 배선길이 뿐만 아니라 타이밍에서 향상된 결과를 보여준다.

• 융합신호처리학회논문지
• /
• 제4권4호
• /
• pp.81-86
• /
• 2003

최근 VLSI 회로 설계는 자동 레이아웃(automatic layout) 툴을 사용하여 효과적으로 이루어지고 있다. 자동 레이아웃은 VLSI 칩 상에 모듈들의 위치를 결정하는 배치와 각 모듈간을 상호 연결하는 배선 두 가지의 중요한 기능으로 구성되어 있다. VLSI 칩의 성능과 면적은 이 두 가지의 기능을 수행하는 알고리즘의 성능에 따라 크게 좌우된다. 스위치박스 배선은 VLSI 설계 과정중의 하나로, 채널 배선과는 다르게 4면에 존재하는 같은 네트에 속하는 터미널들을 배선하는 문제이며, 모든 터미널들을 완전히 연결을 해야 하는 문제이다. 본 논문에서는 스위치박스 배선 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 여러 문제들에 대해 기존의 스위치박스 배선 알고리즘과 비교, 분석한 결과 거의 대부분의 문제들에서 배선 길이와 비아수 측면에서 더 좋은 결과를 얻을 수 있었다.