• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.47-54
• /
• 2005

본 논문에서는 Crosstalk에 의한 coupling capacitance의 변화량, ${\Delta}Cc$이 기본값인 Cc보다 더 커질 수 있음을 제안한 테스트 회로를 이용하여 실험적으로 증명하였다. 또한 ${\Delta}Cc$가 Aggressive line의 위상에 매우 의존함을 보였으며 위상이 같은 경우보다 반대인 경우에 ${\Delta}Cc$가 크게 됨을 보였다. 실험 결과의 타당성을 검증을 위해 HSPICE 시뮬레이션을 수행하여 실험치와 잘 맞음을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제40권10호
• /
• pp.9-16
• /
• 2003

본 논문은 VoDSL(Voice over DSL) 가입자용 단말기에 적합한 ATM(Asynchronous Transfer Mode) 프로세서를 제안한다. 제안된 ATM 프로세서는 ATM 단, ATM 적응단의 프로토콜을 처리하는 블록. ATS 스케줄러 등으로 구성되며, ATM 네트워크상에 음성과 데이터 서비스를 위한 4개의 VCC (Virtual Channel Connection)을 지원한다. ATS(Adaptive Time Slot) 스케줄러는 음성 트래픽의 QoS (Quality of Service)를 보장하며 다중 AAL2 패킷을 지원하도록 설계하였다. 제안된 ATM 프로세서는 하이닉스 반도체의 0.35마이크론 공정에서 제작되었으며, 최대 52Mbps의 속도를 지원한다. 본 ATM 프로세서가 탑재된 VoDSL 가입자 장비인 LAD(Integrate Access Device)를 실제 제작하여 테스트용 네트워크 상에서 실험한 통하여 제안된 ATM 프로세서의 하드웨어 구조가 VoDSL 서비스의 대부분의 응용 분야에 성공적으로 적용 될 수 있음을 확인한다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.43-50
• /
• 2004

현재의 반도체 공정은 Deep Sub- Micmn (DSM)으로 발전하면서, 선폭이 줄어들고 구동 주파수가 높아지고 있다. 이로 인해 clock source로부터 clock을 필요로 하는 각 단자(sink)까지의 '지연시간의 최대 차'로 정의되어지는 clock skew가 회로의 속도 향상에 있어 중요 제약요소가 되고 있다. 또한 이를 얼마나 줄이느냐 하는 것은 동기식 회로 설계에 있어 중요한 문제가 되고 있다. 따라서 낮은 clock skew를 위한 배선 기술에 대해 많은 연구들이 이루어지고 있다. 본 논문에서는 clock skew를 줄이기 위한 방법으로서 새로운 Advanced clock Tree Generation(ACTG) 방법을 개발하였다. ACTG는 2단계의 계층적 routing을 통해 최적의 clock tree를 구성한다. 본 논문에서 제안하는 알고리즘을 C 언어로 프로그램하여 구현하 후 벤치마크 테스트 데이터에 대하여 실험한 결과, 주어진 skew 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제6권7호
• /
• pp.1079-1083
• /
• 2002

반도체 소자의 정전기 내성을 알아보기 위해 필요한 HBM ESD 테스터를 작자하였다 .HBM ESD 테스트는 MMIC의 정전기 내성을 측정하는 데 가장 많이 사용하는 방식이다. 고전압의 ESD 신호론 얻기 위하여 DC-DC converter의 일종인 flyback 방식온 도입하였다. Flyback 방식으로 제자된 HBM ESD 테스터는 고전압 부분과 저전압 부분을 서로 격리시킬 수 있는 장점이 있다 스위치로 사용된 relay의 air gap을 이용하여 정전기의 rise time이 국제 규격에 맡도록 설계하였다. 결과적으로, flyback 방식과 relay의 air gap을 이용하여 기생 성분이 최소화된 ESD 테스터를 제작하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.523-526
• /
• 2003

생체정보를 이용한 보안 솔루션이 활발하게 연구되고 있는 가운데, 지문은 가장 널리 사용되고 또한 중점적으로 연구되고 있는 생체특징의 하나로 자리잡았다. 지문인식 시스템에 사용되는 지문 입력기는 광학식, 반도체식 등 다양하나 입력방식은 주로 압착날인식으로 회전식과 달리 손가락 끝을 입력창에 대어 그 순간 접촉된 면의 지문만을 입력받게 된다. 그러므로 입력된 지문영상은 전체지문과 비교했을 때 극히 일부분에 불과하여, 이러한 제한된 영역으로부터 획득된 지문영상들을 비교한다면 비록 동일 지문이라 할지라도 획득 위치의 상이함으로 인해 타인 지문으로 오인식할 소지가 있다. 또한 특징점에 기반한 지문인증 알고리즘의 경우에는 두 지문으로부터 추출된 특징점의 위치 및 상태 정보의 신뢰성에 전적으로 의존하게되므로 특징점의 오추출 및 누락이 전체 시스템 성능을 좌우하게된다. 그러므로 가능한한 넓은 영역의 지문을 사용하고 신뢰할 만한 특징 추출 결과를 얻는 것이 에러율을 개선하는데 필수적이라 하겠다. 이에, 본 논문에서는 사용자 등록시 한 지문에서 획득한 복수의 지문영상을 이용하여 정렬 및 정합 과정을 거친 후 지문영상의 영역을 확장하고 해당 지문영상에서 추출된 특징점을 비교하여 유효하지 않은 특징점을 제거하는 과정을 통하여 등록시 저장되는 특징점 템플릿의 신뢰도를 높여주는 방법을 제안하였다. 제안된 알고리즘은 결과의 객관성을 확보하기 위하여 FVC 2002에서 제공하는 데이터베이스로 테스트한 결과 2.12%의 EER(Equal Error Rate)을 얻을 수 있었다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1991년도 추계학술대회
• /
• pp.133-141
• /
• 1991

혈중 산소 포화도는 생체의 중요한 정보로써 많은 학자들이 산소 포화도를 비추출방법으로 측정하기 위한 이론과 센서의 제작에 관해서 연구를 하고 있다. 혈액에서의 빗의 흡수(Absorption)와 산란(Scattering)에 관한 이론 연구가 Ishimaru, Takatani. Johnson 등의 학자들에 의해 진행되었고, Polanyi, Hehir, Johnson, Schmitt등에 의해서 센서 구조와 센서 제작에 관한 연구가 진행되고 있다. 산소 포화도를 직접 혈액을 추출하지 않고 비추출식으로 측정하게 된다면, 최근 우리나라에서도 인공 심장이 개발되고 있으므로 인공 심장의 제어에 필요한 정보로써 산소 포화도를 신속 정확하게 공급할 수 있어 인공 심장의 정확한 재어가 가능하다. 그리고 반도체 기술을 이용하여 소형화가 가능하므로 생체 적용성(Biocompatibility)이 우수하고 다기능을 가진 센서를 만들 수 있다. 본 논문에서는 비추출식으로 산소 포화도를 측정하기 위한 투과광 방식과 반사광 방식의 기본 이론 및 센서의 설계를 위한 기본 이론을 분석하였다. 그리고, 적색광의 사용가능성을 테스트하기 위한 모의 실험도 행하였다.

• 한국지능시스템학회논문지
• /
• 제20권5호
• /
• pp.728-733
• /
• 2010

대규모 DC 전력시스템에서는 회로차단기와 계전기로 대표되는 기존의 전자기적 회로 차단기가 산업 전 분야에 널리 이용되고 있다. 최근에는 고 신뢰성, 원격제어능력, 과부화와 단락전류 보호, 적은 열손실 등의 장점을 가지고 있는 원격전력제어기를 MOSFET 반도체 스위칭 소자를 이용하여 개발하고 있는 추세이다. 따라서 원격전력제어기는 고품질을 요구하는 시스템에서 필수적인 부품이 되어가고 있다. 본 논문에서는 원격전력제어장치를 모델링하였고 DSP를 이용하여 과전류 여부를 미리 판단할 수 있는 테스트 환경을 구현하여 최적 신호범위를 산출하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.469-472
• /
• 2002

반도체 소자의 정전기 내성을 알아보기 위해 필요한 HBM ESD 테스터를 제작하였다. HBM ESD 테스트는 MMIC의 정전기 내성을 측정하는데 가장 많이 사용하는 방식이다. 고전압의 ESD 신호를 얻기 위하여 DC-DC converter의 일종인 flyback 방식을 도입하였다. Flyback 방식으로 제작된 HBM ESD 테스터는 고전압 부분과 저전압 부분을 서로 격리시킬 수 있는 장점이 있다. 스위치로 사용된 relay의 air gap을 이용하여 정전기의 rise time이 국제 규격에 맞도록 설계하였다. 결과적으로, flyback 방식과 relay의 air gap을 이용하여 기생 성분이 최소화된 ESD 테스터를 제작하였다.

• 한국전기전자재료학회논문지
• /
• 제31권7호
• /
• pp.450-454
• /
• 2018

Because of the rapidly changing environment and high uncertainties, the semiconductor industry is in need of appropriate forecasting technology. In particular, both the cost and time in the test process are increasing because the process becomes complicated and there are more factors to consider. In this paper, we propose a prediction model that predicts a final "good" or "bad" on the basis of preconditioning test data generated in the semiconductor test process. The proposed prediction model solves the classification and regression problems that are often dealt with in the semiconductor process and constructs a reliable prediction model. We also implemented a prediction model through various machine learning algorithms. We compared the performance of the prediction models constructed through each algorithm. Actual data of the semiconductor test process was used for accurate prediction model construction and effective test verification.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.272-275
• /
• 2017

최근 반도체의 집적도가 증가하고 배선 폭이 미세해짐에 따라 칩 수준의 EMI(electromagnetic interference)가 문제로 대두되고 있다. 이에 따라 칩 제조사는 칩 수준의 EMI를 측정하기 위해 TEM 셀(transverse electromagnetic cell)을 사용하고 있다. 이를 위해 측정용 PCB(printed circuit board)를 제작하여야 하지만, PCB의 배선 패턴 등이 EMI 측정에 영향을 미칠 수 있다는 점이 간과되고 있다. 본 논문에서는 PCB 설계 변수를 변화시켜가며 테스트 패턴을 제작한 다음 TEM 셀의 EMI 측정에 미치는 영향을 분석하였다. 또한 이를 바탕으로 EMI 측정에 미치는 영향을 최소화하기 위한 PCB 설계 가이드라인을 제시하였다.