• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.46-55
• /
• 2016

본 논문에서는 IF 대역의 고속 신호처리 시스템 응용을 위해 높은 동적성능을 가지는 13비트 100MS/s ADC를 제안한다. 제안하는 ADC는 45nm CMOS 공정에서 동작 사양을 최적화하기 위해 4단 파이프라인 구조를 기반으로 하며, 광대역 고속 샘플링 입력단을 가진 SHA 회로는 샘플링 주파수를 상회하는 높은 주파수의 입력신호를 적절히 처리한다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 넓은 신호범위를 얻기 위해 이득-부스팅 회로 기반의 2단 증폭기 구조를 가지며, 바이어스 회로 및 증폭기에 사용되는 소자는 부정합을 최소화하기 위해 동일한 크기의 단위 소자를 반복적으로 사용하여 설계하였다. 한편, 온-칩 기준전류 및 전압회로에는 배치설계 상에서 별도의 아날로그 전원전압을 사용하여 고속 동작 시 인접 회로 블록에서 발생하는 잡음 및 간섭에 의한 성능저하를 줄였다. 또한, 미세공정상의 잠재적인 불완전성에 의한 성능저하를 완화하기 위해 다양한 아날로그 배치설계 기법을 적용하였으며, 전체 ADC 칩은 $0.70mm^2$의 면적을 차지한다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.77LSB, 1.57LSB의 값을 가지며, 동적성능은 100MS/s 동작 속도에서 각각 최대 64.2dB의 SNDR과 78.4dB의 SFDR을 보여준다. 본 시제품 ADC는 $2.0V_{PP}$의 넓은 입력신호범위를 처리하는 동시에 IF 대역에서 높은 동적성능을 확보하기 위해 사용공정상의 최소 채널 길이가 아닌 긴 채널 기반의 소자를 사용하며, 2.5V의 아날로그 전압, 2.5V 및 1.1V 두 종류의 디지털 전원전압을 사용하는 조건에서 총 425.0mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.31-38
• /
• 2005

본 논문에서는, UTMI호환 USB2.0 PHY 칩의 구조와 세부 설계 내용 전반에 대하여 기술하였다. 노이즈 채널 환경에서, 수신데이터의 유효성을 판단하기 위한 방법으로 squelch 상태 검출 회로 및 전류모드 슈미트-트리거 회로를 설계하였으며, 레플리카 바이어스 회로를 사용한 온칩 종단(ODT) 회로와, 480Mbps 데이터 송신을 위한 전류모드 차동 출력 구동회로를 설계하였다. 또한, 플레시오크로너스 클럭킹 방식을 사용하는 USB 시스템에서, 송수신단 사이의 주파수 차이를 보상하기 위하여, 클럭데이터 복원회로와 FIFO를 사용한 동기화 회로를 설계하였다. 네트웍 분석기를 이용한 손실전송선(W-model) 모델 파라미터를 측정을 통해 추출하였으며, 설계를 위한 시뮬레이션 과정에 활용하였다. 설계된 칩은 0.25um CMOS 공정으로 제작하였으며, 이에 대한 측정 결과를 제시하였다. IO패드를 제외한 칩의 코어 면적은 $0.91{\times}1.82mm^2$ 이었고, 2.5V 전원전압에서 전체 전력소모량은, 480MHz 동작 시 245mW, 12MHz 동작 시 150mW로 시뮬레이션 되었다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.8-13
• /
• 2001

$CeO_2$ 박막은 강유전체 메모리 디바이스 응용을 위한 금속-강유전체-절연체-실리콘 전계효과 트랜지스터 구조에서의 강유전체 박막과 실리콘 기판 사이의 완충층으로서 제안되어지고 있다. 본 논문에서는 $CeO_2$ 박막을 유도 결합 플라즈마를 이용하여 $Cl_2$/Ar 가스 혼합비에 따라 식각하였다. 식각 특성을 알아보기 위한 실험조건으로는 RF 전력 600 W, dc 바이어스 전압 -200 V, 반응로 압력 15 mTorr로 고정하였고 $Cl_2$($Cl_2$+Ar) 가스 혼합비를 변화시키면서 실험하였다. $Cl_2$/($Cl_2$+Ar) 가스 혼합비가 0.2일때 $CeO_2$ 박막의 식각속도는 230 ${\AA}$/min으로 가장 높았으며 또한 $YMnO_3$에 대한 $CeO_2$의 선택비는 1.83이였다. 식각된 $CeO_2$ 박막의 표면반응은 XPS와 SIMS를 통해서 분석하였다. XPS 분석 결과 $CeO_2$ 박막의 표면에 Ce와 Cl의 화학적 반응에 의해 CeCl 결합이 존재함을 확인하였고, 또한 SIMS 분석 결과로 CeCl 결합을 확인하였다. $CeO_2$ 박막의 식각은 Cl 라디칼의 화학적 반응의 도움을 받으며 Ce 원자는 Cl과 반응을 하여 CeCl과 같은 혼합물로 $CeO_2$ 박막 표면에 존재하며 이들 CeCl 혼합물은 Ar 이온들의 충격에 의해 물리적으로 식각 되어진다.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.17-26
• /
• 2016

본 논문에서는 무선 통신 시스템 및 휴대용 비디오 처리 시스템과 같은 다양한 시스템 반도체 응용을 위한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC를 제안한다. 제안하는 Flash-SAR ADC는 고속으로 동작하는 flash ADC의 장점을 이용하여 우선 상위 4비트를 결정한 후, 적은 전력 소모를 갖는 SAR ADC의 장점을 이용하여 하위 9비트를 결정함으로써 해상도가 증가함에 따라 동작 속도가 제한이 되는 전형적인 SAR ADC의 문제를 줄였다. 제안하는 ADC는 전형적인 Flash-SAR ADC에서 고속 동작 시 제한이 되는 입력 단 트랙-앤-홀드 회로를 사용하지 않는 대신 SAR ADC의 C-R DAC를 단일 샘플링-네트워크로 사용하여 입력 샘플링 부정합 문제를 제거하였다. 한편, flash ADC에는 인터폴레이션 기법을 적용하여 사용되는 프리앰프의 수를 절반 수준으로 줄이는 동시에 SAR 동작 시 flash ADC에서 불필요하게 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 또한 고속 동작을 위해 SAR 논리회로는 TSPC 기반의 D 플립플롭으로 구성하여 범용 D 플립플롭 대비 논리회로 게이트 지연시간을 55% 감소시킴과 동시에 사용되는 트랜지스터의 수를 절반 수준으로 줄였다. 시제품 ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 1.33LSB, 1.90LSB이며, 60MS/s 동작 속도에서 동적성능은 최대 58.27dB의 SNDR 및 69.29dB의 SFDR 성능을 보인다. 시제품 ADC의 칩 면적은 $0.54mm^2$이며, 1.8V 전원전압에서 5.4mW의 전력을 소모한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.132-132
• /
• 2016

기계 가공품의 정밀화, 경량화 요구로 난색재로 분류되는 비철분야 및 복합재 가공용 공구개발에 대한 수요가 급증하고 있으나, 기존 난삭재 가공 시 절삭공구의 마모가 빠르고, 상대재의 융착 불량 등이 공구 수명 감소의 주요 영향으로 보고된다. 상기문제를 해결하기 위해 절삭가공 공정 중 과다한 절삭유의 사용에 따른 가공비용, 에너지소모 증가, 환경오염 등으로 절삭유의 최소화 또는 절삭유를 사용하지 않는 표면처리기술등의 친환경 가공기술의 개발이 필요하다. 내융착 및 내마모 특성 향상을 위한 표면코팅 방법으로 수소가 포함되지 않은 고경도 비정질 카본 (ta-C)이 있으나, ta-C 코팅 막은 경도 30 - 80 GPa, 잔류응력 3 - 10 GPa 범위로 일반 경질 코팅 막 (AlTiN, TiSiCrN : 평균 3 GPa)에 비해 높고 산업적 활용이 가능한 0.5 - 1.5 um 두께 수준의 후막화가 힘들어 매우 우수한 절삭공구용 코팅 막 특성에도 불구하고 적용사례가 매우 적다. 따라서, 본 연구에서는 아크플라즈마 방식 (Filtered Cathode Vacuum Arc Plasma, FCVA)을 활용한 고경도/무수소 카본 코팅 막을 후막형태로 증착하여 비철금속가공용 절삭 공구류의 수명향상 기법을 제시하고자 한다. ta-C 코팅 막의 기초 공정개발 단계에서는 바이어스 전압, 공정시간을 달리하여 ta-C 코팅 막의 기계적 물성(경도: $50{\pm}3GPa$, 잔류응력: $6{\pm}1GPa$, 밀착력: 30N 이상 및 트라이볼로지 특성: 마찰계수 0.1 이하, 마멸량: $1.85{\times}10-14mm^3$)을 확보하여 절삭공구로의 공정실용화 적용검토를 실시하였다. ta-C 코팅 막은 (1) WC 공구 및 기존 상용품인 (2) TiAlN/TiN/WC 구조에 대해 증착을 실시하였으며 코팅 막의 두께 변화에 따른 실제 절삭환경에서의 내수명 관측을 진행하였다. 시험결과, ta-C/WC의 단일막 구조인 절삭공구의 경우, 실제 절삭환경에서 쉽게 박리가 발생하여 코팅 막으로서의 효과를 나타내지 못하였다. 이는, 기초 공정개발 단계에서의 밀착력 기준이 실제 환경과 부합하지 않는 것을 의미하며 추후 공정개선을 통해 극복하고자 한다. 반면에, 상용품인 (2) TiAlN/TiN/WC 구조의 절삭공구 대비 ta-C/TiAlN/TiN/WC 구조에서 내수명 증가는 약 2.5배 (기존 300회, 코팅 후 800회)로 증가하였으며 ta-C 코팅 막의 두께가 $0.6-0.8{\mu}m$일 때 최대치를 취한 후 감소하였다. 이를 통해, 절삭공구로의 ta-C 코팅 막 효과는 최외각 층의 두께 범위와 모재 강도보강을 할 수 있는 적절한 중간층 막 (TiN/TiAlN 층)이 혼합되어 나타난 것으로 사료되며 현재 산업계로의 적용을 위한 대량생산용 코팅장비의 개발 및 비용절감을 위한 공정개발이 진행 중이다.

• 대한전자공학회논문지TC
• /
• 제43권4호
• /
• pp.75-80
• /
• 2006

본 논문은 입력 주파수대역에 따라 전력증폭기와 주파수 체배기로 동작하는 새로운 이중대역 송신모듈을 제안하고, 그 성능 개선을 위하여 DGS를 이용할 수 있음을 보였다. 일반적인 무선 랜 송신부는 두 주파수 대역에서 동작하기 위하여, 각각의 주파수 대역에서 동작하는 증폭부가 분리되어 구성되어 있으나, 제안한 이중대역 송신모듈은 하나의 송신모듈을 이용하여 입력되는 주파수와 인가하는 바이어스 전압에 따라, IEEE 802.11b/g 신호에 대해서는 증폭기로 동작하고 IEEE 802.11a 신호에 대해서는 주파수 체배기로 동작하여 두 주파수 대역에서 동작 가능하도록 하였다. 또한 출력단의 접지면을 식각하는 DGS를 이용하여, 주파수 체배기로 동작시 입력주파수의 억압뿐만 아니라 증폭기로 동작시 2차고조파를 억압하도록 하였다. 측정결과, 증폭기 모드에서 2차고조파의 억압은 -59dBc.이하이고, 주파수 체배기 모드에서 입력주파수의 억압은 -35dBc이하였다. 그리고 설계된 이중대역 송신모듈은 증폭기모드와 주파수 체배기모드에서 각각 17.8dBm의 출력P1dB와 10.1dBm의 최대 출력전력을 나타냈으며, 이는 ${\lambda}g/4$ 반사기를 사용한 모듈과 비교하여 각각 0.8dB, 2.8dB의 출력 전력이 향상되었다.

• 한국전자파학회논문지
• /
• 제24권12호
• /
• pp.1167-1172
• /
• 2013

본 논문에서는 하나의 트랜지스터로 발진과 주파수 혼합이 동시에 이루어지는 self-oscillating-mixer(SOM) 방식을 적용하여 높은 변환 이득을 갖는 X-band 도플러 레이더를 설계하였다. SOM의 위상 잡음 특성을 향상시키기 위하여 ${\lambda}/2$ slotted square patch resonator(SSPR) 공진기를 제안하였으며, 동일 주파수에서 기존 공진기에 비해 50 %의 면적 감소와 175.4의 높은 Q값을 이루었다. 제작된 SOM은 저 전력 시스템을 구현하기 위해 1.7 V의 낮은 바이어스 전압을 인가해 주었으며, 높은 변환 이득을 위하여 트랜지스터의 pinch-off voltage 근처를 동작점으로 설정하였고, 변환 이득이 최대가 되도록 최적화 하였다. 제안된 SOM의 출력 파워는 10.65 GHz에서 -3.16 dBm으로 측정되었으며, DC Power consumption은 7.65 mW로 상대적으로 작은 전력을 소모한다. 또한, 9.48 dB의 높은 변환 이득 특성과 100 kHz offset에서 -90.91 dBc/Hz의 위상 잡음 특성을 나타내며, 이때 성능지수(FOM)는 -181.8 dBc/Hz 으로 다른 SOM에 비해 7 dB 이상 개선되었다.

• 한국진공학회지
• /
• 제15권1호
• /
• pp.110-116
• /
• 2006

본 연구에서는 나노 두께를 갖는 두 층을 반복적으로 증착하여 나노 다층 구조를 갖는 질화 물이 코팅된 절삭공구의 기계적 성능과 절삭성능의 향상에 대해 고찰하였다. 이러한 질화물계 나노 다층막에 대한 재료는 격자상수와 결정구조에 따라 $Ti_{0.54}Al_{0.46}N-CrN$계와 $Ti_{0.84}Al_{0.16}N-NlN$계를 선택하여, UBM sputtering 증착법을 이용하여 초경(WC-Co) 인서트(insert)위에 증착하였다. 공정 변수들인 증착온도, 압력. 기판 바이어스 전압, 기판회전 속도 등을 조절하여 다른 주기 값을 갖는 일정한 두께의 다층막들을 증착 시켰고, 주기에 따른 초격자 형성, 경도 값과 절삭성능을 관찰하였다. 증착된 다층막들은 그 주기 값에 따라 경도 값이 다르게 나타났으며. 경도 값이 상대적으로 높았던 특정 주기의 다층막이 코팅된 절삭 공구의 경우, 기존의 상용화된 제품에 비해 frank wear로 비교한 절삭 성능이 $20\%$이상 향상됨을 관찰하였다

• 한국통신학회논문지
• /
• 제3권1호
• /
• pp.18-25
• /
• 1978

반도체 소자에서 생기는 1/f 형의 잡음의 근원이 무엇인가에 대해 지금까지 여러 이론이 나왔다. 그중에도 Mcwhorter's Surface model이 대표적인 이론이었다. 그러나 Hooge는 이론에 반기를 들고 나왔다. Hooge의 이론에 의하면 thermo cell이나 Concentration cell에서의 1/f-형의 잡음이 표면효과(surface effect)가 아니라는 것이다. 본 논문에서는 이 두 대표적인 이론을 종합검토할 수 있는 Langenvin type의 Boltzmann transport equation에 입각하여 새로운 일반이론을 세웠다. 본 논문에서는 N형 채널을 갖고 있는 금속산화물반도체 전계효과 트랜지스터에서 단일준의 Shockley-Read-Hall recombination center에 의한 단락회로에서 드레인의 1/f-형 잡음스펙트럼을 계산하기 위해 시간에 따라 변화하는 양을 포함시키므로써 각 에너지대의 케리어에 대해 준-페르미준위를 정의할 수 없다고 가정했으므로, 1/f-형의 잡음은 다수케리어 효과에 기인한다고 가정했다. 이러한 가정하에서 유도된 1/f-형의 잡음은 금속산화물반도체 전계효과 트랜지스터에서 1/f-형의 잡음에 중요한 요인들을 모두 보여주었다. : 적주파에서 플렛티유를 나타내지 않았고 채널의 면적 A와 드레인 바이어스 전압 V에 비례하고 체널의 길이 L에 반비례한다. 본 논문의 모델에서는 1/f-응답에서 1/f2에 대한 잡음스트럼의 전이주파수와 P-n 합다이오우드의 surfact center에 관계되는 완화시간(relaxation time)에 대응하는 주파수 사이를 구별하여 설명할 수 있었다. 본 논문의 결과에서 1/f-형 잡음스펙트럼은 격자산란이 주원인이 된다. 금속산화물반도체 전계효과 트랜지스터를 살펴보면 격자산란이 주로 표면에서 일어나기 때문에 1/f-형 잡음이 표면효과라고 말할 수 있다.