• 전자공학회논문지A
• /
• 제32A권6호
• /
• pp.787-798
• /
• 1995

We implement the E-plane T-juncition manifold mutiplexer having low insertion loss for output multiplexer of Ku-band satellite transponder. Manifold multiplexer implemented here is composed of 2 channel filters, T-junctions, half-wave waveguide connecting channel filters and manifold, and manifold itself.[1-4] Considering the mass and volume of the satellite transponder, the channel filters are designed to dual-mode.[5-13] And Elliptic filter function is used, which has good characteristics of suppressing the interference between 2 channels. Since the performance of manifold multiplexer depends on the manifold waveguide transmission line length, it's necessary proper analysis. In this paper, we do optimization process of T-junction and other elements by using CAD and implement the manifold multiplexer. An experiment shows that characteristic response of multiplexer matches wel its modeling result.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.675-676
• /
• 2013

본 논문에서는 TDBM과 CMTEDD를 사용하여 다중출력조합디지털논리시스템 설계방법의 한가지를 제안하였다. 또한, CBDD와 CMTEDD를 기반으로 최종 조합디지털논리시스템 구성을 멀티플렉서를 사용하여 구현하였다. 제안한 방법은 기존의 방법에 비해 모듈사이의 내부결선을 효과적으로 줄일 수 있으며 입력변수의 쌍과 출력함수의 쌍에 의해 게이트 수를 줄일 수 있는 장점이 있다.

• 전자공학회논문지A
• /
• 제30A권12호
• /
• pp.117-124
• /
• 1993

In this paper we propose a new thchnology mapping algorithm for multiplexer-based FPGA's The algorithm consists of three phases` First, it converts the logic functions and the basic logic mocule into BDD's. Second. it covers the logic function with the basic logic modules. Lastly, it reduces the number of basic logic modules used to implement the logic function after going through cell merging procedure. The binate selection is employed to determine the order of input variables of the logic function to constructs the balanced BDD with low level. That enables us to constructs the circuit that has small size and delay time. Technology mapping algorithm of previous work used one basic logic module to implement a two-input or three-input function in logic functions. The algorithm proposed here merges almost all pairs of two-input and three-input functions that occupy one basic logic module. and improves the mapping results. We show the effectiveness of the algorithm by comparing the results of our experiments with those of previous systems.

• 대한산업공학회지
• /
• 제22권3호
• /
• pp.387-398
• /
• 1996

In this study the cell arrival processes from pre-buffer into multiplexer for MPEG(Motion Picture Experts Group) coding video sources are analyzed with consideration of the traffic periodicity in frame level. The analysis is performed by introducing the two arrival models, that is, periodic on/off source model and periodic uniform arrival model. Modulated $N^*D$/D/1 queueing system is utilized in periodic on/off source model, while ${\Sigma}{N_i}^*D_i$/D/1 queueing system is used in periodic uniform arrival model. The presented models are validated by comparing with computer simulations. Numerical results for periodic uniform arrival model are shown to be very accurate, but those of periodic on/off source model are shown to be inaccurate as the number of sources are increased.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제55권3호
• /
• pp.119-123
• /
• 2006

The orthogonal frequency-division multiplexing (OFDM) technique is well known to be robust against the frequency-selective fading in wireless channels. It is due to the exploitation of a guard interval that is inserted at beginning of each OFDM symbol. Based on the conventional OFDM and a polyphase filtered orthogonal frequency division multiplexing (PF-OFDM) technique, we developed an adaptive beamforming algorithm for antenna arrays. The proposed algorithm would lead to an efficient use of channel, since it is possible to eliminate a guard interval and also easily suppress interchannel interference at the same time. In this paper, a series of computer simulations have been provided to show the performance of the proposed system.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.271-275
• /
• 2015

본 논문은 HEVC $4{\times}4$ IDCT/IDST를 위한 통합형 아키텍쳐를 제안하여 면적을 줄이고자 한다. $4{\times}4$ IDCT와 $4{\times}4$ IDST는 일반적으로 따로따로 만들어서 멀티플렉서로 연결하여 사용하나, 제안하는 아키텍쳐 구현에서는 두 블록을 합쳐서 곱셈기 등의 하드웨어 자원을 공유하여 면적을 줄였다. 0.18um 공정에서 합성한 결과 게이트 수가 약 2,795 게이트로 기존 아키텍쳐 대비 9.44% 감소함을 확인하였다.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.283-290
• /
• 2010

본 연구는 광통신을 위한 10Gbps CMOS 수신기 회로 설계에 관한 것이다. 수신기는 포토다이오드, 트랜스임피던스 증폭기, 리미팅 증폭기, 등화기, 클락 및 데이터 복원 회로, 디멀티플렉서, 기타 입출력 회로 등으로 구성돼있다. 여러 광대역 혹은 고속 회로 기법을 써서 SONET OC-192 표준용 광통신에 적합한, 효과적이고 신뢰성 있는 수신기를 구현하고자 하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.288-291
• /
• 2003

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (B)
• /
• pp.517-519
• /
• 2004

MPEG-4는 이미지, 비디오. 오디오와 다양한 기하객체 및 텍스트객체 등 설러 가지 멀티미디어 데이터를 각 객체 단위로 합성하여 멀티미디어 컨텐츠를 구성함으로써 멀티미디어 데이터에 대한 재사용성과 효율성을 높이며, 사용자와의 상호작용이 가능한 시청각 장면을 생성하고 전송을 가능하게 한다. 유비쿼터스 컴퓨팅에 대한 연구가 개발하게 전개되고 있는 이때, PC에서뿐만 아니라 언제 어디서나 가능한 모바일 환경에서 다양한 사용자 인터랙션에 중점을 두고 카드메일, 간단 게임 저작 등을 가능하게 함으로써 poA환경에서 전문적인 저작도구를 개발하는 것이 필요하다. 본 논문은 poA환경에서 기하객체와 텍스트, 이미지 등의 객체들을 이용하여 MPEG-4 컨텐츠 저작을 위한 씬 트리를 생성하고 이에 대한 인코딩을 통하여 BIFS 파일 포맷을 형성하고 멀티플렉서를 통하여 MPEG-4 파일을 생성함으로써 PDA환경에서 직접적이고도 시각적인 저작이 가능한 MPEG-4 건텐츠 저작시스템을 제안하고 그 개발 결과를 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.231-234
• /
• 2001

본 논문은 다단계 상호연결망에서 높은 처리율과 결함 허용을 위해 중복 경로를 제공하는 E-Cube-network 구조를 제안한다. Cube network의 확장된 형태인 E(Extended)-Cube network 구조를 통해 패킷 전송중 충돌이 발생한 경우 스위치 자신을 순환하고, 재차 충돌이 발생하면 멀티플렉서를 통해 또 다른 새로운 경로로 패킷을 전송하는 새로운 알고리즘을 제시한다. 그리고 모의실험을 통해 기존의 Cube network 구조보다 높은 종단간 처리율을 보인다.